Буферное запоминающее устройство
499587
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕИЛЬСТВУ
Союз Советских
Социалистических
Республик (61) Зависимое от авт. свидетельства— (22) Заявлено 10.02.71 (21) 1626287/18-24 с присоединением заявки №вЂ” (51) М,Кл. 6 11с 11/34 (32) Приоритет 12.02.70 (31) ПВ 977-70 (33) (ЧССР)
Опубликовано 15.01.76. Бюллетень № 2
Гасударственный комитет
Совета Министров СССР по делам изооретекий и открытий (53) УДК 628.327.66 (088.8) Дата опубликования описания 03.01.77 (72) Автор изобретения
Иностранец
Ярослав Мкривичка (ЧССР) Иностранное предприятие
«Вызкумны Устав Математицких Строю» (ЧССР) (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Предложение относится к области вычислительной техники и применяется, в частности, для строчного печатающего устройства в качестве приспособлений для выходных данных цифровых вычислительных машин.
Строчные печатающие устройства или другие вспомогательные приборы машин для обработки данных, как правило, оснащаются собственным буферным запоминающим устройством. Емкость такого запоминающего устройства соответствует типу прибора: у строчных печатающих устройств она, как правило, равна объему одной строки. Подобные буферные запоминающие устройства могут работать по различным принципам и могут быть различных типов. Одно из известных типов устройств представляет собой дроссельное запоминающее устройство с совпадающим выбором.
Известно буферное запоминающее устройство, содержащее оперативный запоминающий блок, выходы которого через схему совпадения и блок временной развертки соединены с соответствующими входами блока усилителей мощности, и регистр адреса, вход которого через схемы «И» соединен с блоком управления.
Известные конструкции имеют два недостатка. Первый состоит в том, что при печатании содержимое запоминающего устройства
2 стирается, и оно уже больше не действует.
Второй недостаток в том, что отсутствует контроль работы устройства.
Надежность работы устройства повышает5 ся за счет того, что в буферное запоминающее устройство введены контрольный регистр и контрольный блок, один из входов которого соединен с выходом блока усилителей мощности, второй — с выходом блока управления, 1о а остальные — с соответствующими выходами регистра адреса, один из выходов контрольного блока через контрольный регистр соединен с соответствующим входом блока управления, а остальные — с соответствующими
15 входами оперативного запоминающего блока.
Предложенное устройство изображено на чертеже, где 1 — оперативный запоминающий блок, 2 — схема совпадения, 3 — блок временной развертки, 4 — блок усилителей
zo мощности, 5 — регистр адреса, 6 — контрольный регистр, 7 — блок управления, 8 — блок выборки, 9 — контрольный блок.
Устройство р а ботает следующим о бр аз ом.
Из цифровой вычислительной машины в оперативный запоминающий блок 1 поступает информация, которая записывается в запоминающее устройство с помощью временных импульсов блока управления 7 через регистр адреса 5. Выход запоминающего блока 1 созо единен со схемой совпадения «И» 2, на кото499587
Составитель В. Гордонова
Техред F. Подурушииа
Редактор К. Шаиаурова
Корректор Н, Аук
Заказ 3593
Изд. Ко 1064 Тираж 723
ЦНИИПИ Государственного Комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская иаб., д. 4/5
Подписное
МОТ, Загорский филиал
3 рую поступает информация с блока выборки 8. С выхода схемы совпадения 2 в случае совпадения сигналов поступает команда на исполнительное устройство, например, на блок усилителей мощности, через блок временной развертки 3, преобразующий информацию из последовательного кода в параллельный. С блока усилителей мощности 4 контрольные сигналы поступают на контрольный блок 9 оперативного запоминающего блока. Как только контрольный блок заполнится информацией, через контрольный регистр 6 поступает сигнал на блок управления 7 об окончании печати, Далее процесс повторяется, Формула изобретения
Буферное запоминающее устройство, содержащее оперативный запоминающий блок, выходы которого через схему совпадения и блок временной развертки соединен с соответствующими входами блока усилителей мощности, и регистр адреса, вход которого через схе5мы «И» соединен с блоком управления,,отличающееся тем, что, с целью повышения надежности устройства, в него введены контрольный регистр и контрольный блок, один из входов которого соединен с
10 выходом блока усилителей мощности, второй — с выходом блока управления, а остальные — с соответствующими выходами регистра адреса, один из выходов контрольного блока через контрольный регистр соединен с
15 соответствующим входом блока управления, а остальные — с соответствующими входами оперативного запоминающего блока.
