Устройство дискретного приема сигналов в целом

!

"! 5I4450

Оп И-САНИЕ

ИЗОБРЕТЕН ИЯ

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свпд-ву— (22) Заявлено 28.08.73 (21) 1955850. 26-9 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 15.05.76. Бюллетснь № 18

Дата опубликования описания 25.01.77 (51) М. Кл.2 Н 04Ь 17/IG

Н 041 1 00

Государственный номите!

Соввта Министров СССР ео делам изобретений и открытий а (53) УДК 621.394.1 (088.8) (72) Авторы изобретения

В. С. Котов, В. В. Королев и Е. И. Vалинпн (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОГО ПРИЕЧА

СИГНАЛОВ «В ЦЕЛОМ»

Д

Союз Советских

Изобретение относится к аппаратуре для приема дискретных сообщений в классе синхронных передач, кодированных с постоянным весом.

Известно устройство для дискретного приема сигналов «в целом», содержащее распределитель сигналов, каждый выход которого через запоминающий блок подключен. к решающей схеме, причем управляющие входы распределителя сигналов, запоминающего блока и решающей схемы соединены с выходамп блока управления, вход которого соединен с входом устройства через блок синхронпзацгп!.

Однако из-за низкой стабильности такое устройство имеет недостаточно высокую достоверность приема сигналов.

Для повышения достоверности приема сигналов в предлагаемом устройстве к входу распределителя сигналов и входу блока синхронизации подключен блок дискретизации длительности элементарных посылок, состоящий из последовательно соединенных пороговой схемы и управляемого ключа, к управляющему входу которого подключен элемент И, входы которого соединены с дополнительными выходами блока управления.

На фиг. 1 дана функциональная схема описываемого устройства; на фиг. 2, а — р — временные диаграммы, поясняющие его работу.

Блок 1 дискретизации длительности элемепта1зпых посв!лок состоит нз последовательно соединенных пороговой схемы 2 и управляемого ключа 3. К управляющему входу ключа 3 подключен элемент И 4, а к выходу, являющемуся выходом блока 1 дискретизации, подключен вход распределителя 5 сигналов, каждый выход которого (и выходов по числу посылок в знаке) через соответствующую ячейку запоминающего блока 6, состоящую из о последовательно соединенных элемента ИЛИ

7 и счетчика 8 (n ячеек), подключен к входу решающей схемы 9. Управляющие входы распределителя 5 п решающей схемы 9 и вторые входы элементов ИЛИ 7 и счетчиков 8 запо-!

5 м!шающего блока 6 соединены соответственно с выходами 10 — 14 блока 15 управлен!!я, вход которого подключен к входу пороговой схс»i!

1 через блок 16 сш!хронизацпп, а дополнительные выходы 17 и 18 — к входам элемента И 4 блока 1 дискретизации.

Устройство работает следующим ооразом.

Передаваемая информация (см. фпг. 2,а) в виде аналогового сигнала (см. фиг. 2,6) -поступает на входы пороговой схемы 2 блока 1 дискретизации и блока 16 спн. ронпзации. На входы элемента И 4 с выходов 17 и 18 блока

15 управления подаются стробирующие импульсы анализа с интервалом анализа Та и длиной защитного интервала Т0 (см. фиг. 2,г), зо а также последовательность импульсов I

514450

3 анализа (см. фиг, 2,д). Передаваемая информация через пороговую схему 2 н дпскрегпо управляемый сигналами, поступающими с выхода элемента И 4, ключ 3 поступает на вход распределителя 5, на семи выходах которого образустся семь пачек (по числу посылок в знаке) информационных импульсов (см. фиг.

2,к — р), причем первый выход распределителя

5 соответствует первой посылке, второй выход — второй и т. д.

Необходимая последовательность переключения распределителя 5 задается импульсами

F и Р,„(см. фиг. 2, е, ж), где F. — частота посылки, а F„, — частота знака, поступающими с выходов 10 и 11 блока 15 управления, который синхронизируется этими импульсами, поступающими с блока 16 синхронизации, работающего по сигналу, поступающему на его вход (формирующего клиппированный сигнал, см. фиг. 2,в).

Пачки импульсов с выходов распределителя 5 поступают на входы элементов ИЛИ 7 запоминающего блока 6. При этом интервал анализа Т, (см. фиг. 2,г) расположен симметрично относительно середины интервалов последовательности F, (см. фиг. 2,ж), что обеспечивается блоком 16 синхронизации, а длина интервала анализа Т, = (0,8 — 0,9) Т, где Т вЂ” длительность элементарной посылки.

Частота пачек импульсов анализа

F„)) F„= — (см. фиг. 2, д, ж).

Т

Оценка наибольших значений длительностей посылок производится на последнем защитном интервале Т, знака на интервале стробирующего импульса заполнения (см. фиг. 2,з) чутем подачи на входы счетчиков 8 запоминающего блока 6 через элементы ИЛИ 7 с выхода 13 блока 15 управления пачки импульсов заполнения, следующих в пачке с частотой

F, )) F, (см. фиг. 2,и), при этом за врсмя Т, 4 в запомн ак блок 6 поступит Л импульсов частоты 1 „-, определяемых об.ьсмом счетчиков 8.

Первые m импульсов, появившиеся на соответствующих выходах запоминающего блока 6, в решгпощсй схеме 9 принимаются за символы «1», остальные (n — m) отождествляются с нулем.

Задним фронтом стробирующего импульса

10 заполнения (см. фиг. 2,з), поступающего с выхода 14 блока 15 управления, осуществляется сброс запоминающего блока 6 в «О». Сброс в

«О» решающей схемы 9 производится перед началом заполнения импульсами F,, подава15 емыми на установочный вход решающей схемы с выхода 12 блока 15 управления.

Решение, принятое таким образом в параллельном коде, выдается из решающей схемы

9 на выход устройства.

Формула изобретения

Устройство для дискретного приема сигналов «в целом», содержащее распределитель сигналов, каждый выход которого через запоминающий блок подключен к решающей схеме, причем управляющие входы распределителя сигналов, запоминающего блока и решающей схемы соединены с выходами блока управления, вход которого соединен с входом устройства через блок синхронизации, отлича ои ееся тем, что, с целью повышения достоверности приема, к входу распределителя сигналов и входу блока синхронизации подключен блок дискретизации длительности элементарных посылок, состоящий из последовательно соединенных пороговой схемы и управляемого ключа, к управляющему входу которого под40 ключен элемент И, входы которого соединены с дополнительными выходами блока управлсния.

514450

1 1 0 1 0 0 0

Составитель Г. Теплова

Техред Т.. Курилко Корректор Л. Брахнина

Редактор А. Пейсоченко

МОТ, Загорский филиал

Заказ 5199 Изд. № 1370 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5