Устройство кодирования циклических кодов

О П И С А Н И Е 00 510782

ИЗОБРЕТЕИЙЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Соииадис ." -Mc",я.

Ресгублик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.10.73 (21) 1963458/09 с присоединением заявки № (23) Приоритет

Опубликовано 15.04.76. Бюллетень № 14

Дата опубликования описания 16.06.76 (51) М. Кл. Н ОЗК 13/02

Госудаоствеииый комитет

Совета Мииистроо СССР по делам изооргтеиий и отерытий (53) УДК 681.327.8 (088.8) (72) Авторы изобретения

В. П. Рогов и А. А. Цыпин (71) Заявитель (54) УСТРОЙСТВО КОДИРОВАНИЯ ЦИКЛИЧЕСКИХ

КОДОВ

Изобретение относится к технике передачи данных и может использоваться в групповых системах передачи данных.

Известно устройство кодирования циклических кодов, содержащее сумматоры по модулю «2» и регистр сдвига.

Однако известное устройство при применении его в групповых системах передачи информации, о бслуживаю щих большое число каналов, характеризуется непроизводительной тратой времени на сдвиг информации в регистре сдвига при делении, что уме|ньшает его быстро действие.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что в предлагаемое устройство введен блок памяти, выходы k разрядо в которого через сумматоры подключены к входам соответствующих,разрядов регистр а сдвига, а выходы разрядов регистра сдвига, в свою очередь, под ключены к .входам соответствующ их раз рядов:блака:памяти, первый из которых является входом устройства, кроме того, выход А+1 разряда блока памяти через первый сумматор подключен одновременно к вторым входам всех k — 1 сумматоров по модулю «2».

На чертеже приведена структурная электрическая схема п редлагаемого устройства.

Устройство кодирования циклических кодов состоит из блока памяти 1, количество заломинаюецих ячеек в котором равно числу трактов inepepawv данных, регистра 2 сдвига с параллельным вводом-выводом информации, разрядность которого равна .степени производящего полинома k, сумматоров 3 по модулю

«2». Выходы блока памяти 1, с которых снимается информация при,считывании, соединяются с одноименным и входами разрядов ре)О гистра 2, т. е. i-й,выход блока памяти соединяется с входом i-го разряда регистра. Выход

i-го разряда регистра 2 соединяется с i+1 входом блока памяти 1, на который подается информация .при записи. B определенных, за15 вися щих от структуры (формулы),производящего .полинома связях, выключаются сумматоры 3 по модулю «2». На второй вход каждого сумматора 3, кроме первого, подается сигнал с выхода первого сумматора 3, а один из

20 входов первого сумматора 3 соединяется с

lг+1 выходов блока памяти 1, Таас как формула производящего полинома может быть разной, то сумматоры 3 по модулю «2» могут стоять в различных цепях со25 гласно формуле производящего полинома.

На чертеже показаны сумматоры 3 во,всех разрядах, хотя в каждой конкретной схеме количество и место включения сумматоров 3 определяется конкретным производящим по30 линомом.

510782

yeZuemp

Составитель И. Черняк

Техред Т. Лященко

Корректор Л. Котова

Редактор И. Шубина

Заказ 1125/16 Изд. № 1265 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д, 4/5

Типография, пр. Сапунова, 2

Устройство работает следующим образом.

При работе в мультиплеконом режиме каждому абоненту. выдается один бит информации за одно подключение к,каналу передачи данных. При подключении устройства кодирования к какому-либо направлению передачи данных производятся следующие действия, Информация считывается из ячейки блока памяти 1, соответствующей данному направлению передачи данных, на регистр 2 сдвига.

При этом информация проходит через, сумматоры 3 по мо дулю «2». Затем информация из регистра 2 сдв ига за писывается в ту же ячейку блока памяти 1, причем в первый разряд ячейки блока памяти 1,записывается бит информации, который выдается одновременно в двоичный канал .передачи данных.

Благодаря структуре связей (бло к памяти— регистр и регистр — блок памяти) за один цикл обращения к одной ячейке блока,памяти 1 (считывание, запись) информация в этой ячейке оказывается разделенной на производящий полипом и сдвинутой на один разряд, а в младший разряд ячейки записывается очередной бит информации. При делении эффект сдвига возникает не за счет специальной операции сдвига в регистре 2 сдвига, а за счет структуры связей (из блока памяти

1 на регистр 2 сдвига информация переписывается через сумматор 3 в одноименные разряды, а из регистра 2 сдвига в блок памяти

1 — со сдвигом на один разряд); при этом на сдвиг не требуется затрат времени, что и дает повышение быстродействия устройства.

10 Формула изобретения

Устройство кодирования циклических кодов, содержащее сумматоры по модулю «2» и регистр сдвига, о т л и ч а ю щ е е с я тем, что, 15 с целью повышения быстродействия, в него введен блок памяти, выходы /е разрядов которого через сумматоры подключены к входам соответствующих разрядов регистра сдвига, а выходы разрядов регистра сдвига, в свою очередь, подключены к входам соответствующих разрядов блока памяти, первый из которых является входом устройства, кроме того, выход /а+1 разряда блока памяти через первый сумматор подключен одновременно к вторым входам всех А — 1 сумматоров по модулю «2».