Устройство для сравнения частот и фаз двух последовательностей импульсов

О П И С А Н И Е пц 490037

ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЙЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 31.07,74 (21) 2048200/26-21 с присоединением заявки Ло (23) Приоритет

Опубликовано 30.10.75. Бюллетень № 40

Дата опубликования описания 03.02.76 (51) М, Кл. G 01 r 23 00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.317.761 (088.8) (72) Автор изобретения

В. С, Хламов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧАСТОТ И ФАЗ

ДВУХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ

Изобретение относится к области радиотехники, предназначено для сравнения частот и фаз двух последовательностей импульсов. Может быть применено в контрольно-измерительной, радиолокационной и радионавигационной аппаратуре.

Известно устройство для сравнения частот и фаз двух последовательностей импульсов, содержащее два триггера и схему отрицания равнозначности, входы которой соединены с выходами триггеров.

Недостатком известного устройства является относительно невысокая точность сравнения, вследствие того, что сравнение производится по совпадению переднего фронта импульса одной последовательности с задним фронтом импульса другой. Известно, что крутизна заднего фронта, как правило, меньше, чем переднего и следовательно точность сравнения меньше.

Целью изобретения является повышение точности сравнения.

Эта цель достигается тем, что устройство снабжено схемой «И», схемой запрета и логическим расширителем импульсов, причем выход схемы «И» подключен к входу схемы запрета и к входу логического расширителя импульсов, второй вход которого подключен к выходу схемы отрицания равнозначности, а выход — к второму входу схемы запрета.

На фиг. 1 показана блок-схема устройства; на фиг. 2 — временные диаграммы работы.

Устройство состоит из схемы «И» 1, двух счетных триггеров 2 и 3 с парафазными выходами, схемы 4 запрета, схемы 5 отрицания равнозначности, логического расширителя 6 импульсов.

Схема отрицания равнозначности выпо IHcна, например, по схеме «2И» — «ИЛИ». Логи10 ческий расширитель импульсов выполнен, например, по схеме «И» — «ИЛИ».

Устройство работает следующим образом.

С выхода источников импульсы сравниваемой и опорной частоты fc. fo параллельно по15 ступают на схему «И» 1 и на счетные входы триггеров 2, 3. Прп сдвиге, например, вследствие разности частот, одной последовательности импульсов относительно другой, триггеры 2, 3 переходят пз состояния совпадения по

20 фазе в состояние протпвофазы. Сигнал на выходе схемы «И» 1 появляется при совпадении импульсов на ее входах, а на выходе схемы отрицания равнозначности при положении триггеров 2, 3 в противофазе. Сигнал с выхо25 да схемы 5 отрицания равнозначности через логический расширитель 6 импульсов поступает на запрещающий вход схемы 4 запрета тем самым запрещает прохождение через не выходного сигнала схемы «И» 1. При совпа30 дении фаз триггеров 2, 3 и передних фронтов

490037 импульсов сравниваемой и опорной частоты запрещающий сигнал не вырабатывается схемой 5 отрицания равнозначности, в результате выходной сигнал схемы «И» 1 беспрепятственно проходит через схему 4 запрета на выход устройства.

Логический расширитель предназначен для расширения выходного импульса схемы 5 отрицания равнозначности на длительность импульса с выхода схемы «И» для уверенного его запрещения схемой 4 запрета. Пусть в исходном состоянии (а) передние фронты импульсов сравниваемой и опорной частоты совпадают, триггеры 2, 3 находятся в противофазе. B этом с. учае с выхода схемы 5 отрицания равнозначности через логический расширитель 6 на схему 4 запрета поступает запрещающий сигнал и он запрещает прохождение на выход устройства выходного сигнала схемы

«И» 1.

При дальнейшем сдвиге импульсов сравниваемой и опорной частоты (см. б, в, г, д, з) триггера 2, 3 опрокидываются в разное время и пз состояния совпадения по фазе переходят в состояние нротивофазы. В начальной стадии сдвига (см. а, б, в) при совпадении импульсов триггера 2, 3 находятся в противофазе, поэтому выходной сигнал схемы 5 отрицания равнозначности, прошедший через логиясский расширитель 6 импульса, запрещает прохождение выходного сигнала схемы «И» 1 .срез схему запрета на выход устройства, Такое положение сохраняется и при совпадении

5 заднего фронта импульса сравниваемой частоты с передним фронтом опорной частоты (см. ж, з).

Только при совпадении передних фронтов импульсов и фаз триггеров 2, 3 (см. и) запре1О щающий сигнал, ввиду того, что схема 5 отрицания равнозначности его не выдает, не поступает на схему 4 загрета и выходной сигнал схемы «И» 1 проходит через схему 4 запрета на выход устройства.

П редм ст изобретени я

Устройство для сравнения частот и фаз двух последовательностей импульсов, содержащее два триггера и схему отрицания рав20 нозначности, входы которой соединены с выходами триггеров, о т л и ч а ю щ е е с я тем, что, с целью повышения точности сравнения, оно снабжено схемой «И», схемой запрета и логическим расширителем импульсов, причем

2з выход схемы «И» подключен к входу схемы запрета и к входу логического расширителя импульсов, второй вход которого подключен к выходу схемы отрицания равнозначности, а выход к второму входу схемы запрета.

490037 а б g z 3 .ж а !

7 "1

h Л

Вых 7

Выл 2 алых Л оых2

Вых

% л 6

Вых 4

PDс

Составитель В. Степанов

Текред М. Семенов

Редактор В, Булдаков

Корректор T. Фисенко

Заказ 3370, 6 Изд. ¹ 1927 Тираж 902 Подписное

ЦНИИПИ Государственного комитега Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4)5

Типография, пр. Сапунова, 2