Устройство для фазирования аппаратуры передачи информации циклическим кодом

ВсесоЮЗЧЛя

@МАЙ, О П " " Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6Ц Дополнительное к авт. свид-ву(51) М. Кл.

Н 045 7/02 (22) Заявлено 15,0З.73(21) 1896503/26-9 с присоединением заявки №(23) Приоритет— (43) Опубликдвано25.07.75 Бюллетень,йе 27 (45) Дата опубликования описапия21-04.76

Гасудерственай кемнтет

Совета Маеестрва СССР па делам юааеретаий и етиритай (53) УДК621.394. .662 (088,8 ) В. С. Блейхман и Е. Б, Бродская (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФАЗИРОВАНИЯ АППАРАТУРЫ, ПЕРЕДАЮШЕЙ

ИНФОРМАЦИЮ ЦИКЛИЧЕСКИМ КОДОМ

Изобретение относится к телеграфной связи, Известно устройство для фазирования аппаратуры, передающий информацию циклическим кодом, содерж цее сдвигающий 5 регистр с формирователем сбрасывающих импульсов, а также счетчик с запрещающим элементом, триггер, запрещающий фаэирование, и задерживающие элементы.

Однако в известном устройстве фазирование осутцествляется путем последо- вательных сдвигов информационных ком-бинаций только в сторону запаздывания.

При этом, если проверка начинается че- рез небольшое количество символов (по сравнению с числом сим :олов в комбинации) после стыка двух информационных комбинаций, то время вхождения в синх ронизм будет значительным.

Целью изобретения является уменьше-, 20 ние времени вхождения в синхронизм.

Для этого в устройство введены дешифратор, определитель направления фазирования, два элемента совпадения, триггер

oneðeæàþùåão фазирования и запоминаю- 25 шая ячейка, причем входы дешифратора подключены к выходам сдвигающего регистра, а выходы классификации ошибок дешифратора соединены с входами определителя направления фазирования, выходы ко торого подключены соответственно к входам элементов совпадения, к другим входам которых подключен выход обнаружения появления ошибок дешифратора, выходы каждого из элементов совпадения соединены соответственно с входами триггера эапрешаюшего. фазирования, причем выход последнего соединен с входом счетчика, формирователя сбрасываюших импульсов и через задерживающий элемент - с входами счетчика эапоминаюшей ячейки соединен с информационным входом устройства, а ее выход - с сдвигаюшим регистром.

Кроме того, определитель направления фазирования содержит две цепочки из по-! следовательно соединенных элементов ИЛИ, вентилей и установочных триггеров, 1 нулевые выходы которых перекрестно со478450 единены с вторыми входами вентилей и входами элемента совпадения, подключен ного через триггер к вторым входам элементов ИЛИ.

Изобретение пояснено чертежами.

На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2— структурная электрическая схема определителя направления фазирования; на фиг 3 —,, запоминающая ячейка.

Устройство для фазирования аппарату1 ры, передающей информацию циклическим кодом, содержит сдвигающий регистр 1, s состав которого входят два сумматора (2 и 3 и триггерные ячейки 4, 5, 6, счетчик 7 тактовых импульсов, запрещающий элемент 8, формирователь 9 импульсов сброса, триггер 10 запрещающего фази рования, задерживающие элементы 11, 12, 13, формирователь 14, дешифратор классификации ошибок 15, определитель направления фазирования 16, два элемента И 17 и 18, триггер опережающего фази рования 19 и запоминающую 20 ячейку.

Определитель направления фазирования

16 (см. фиг. 2 ) содержит установочные г триггеры 2 1, 2 2, на одни входы которых подается сбрасываюший импульс, элемент

ИЛИ 23, вентиль 24, элемент ИЛИ 25, 1 вентиль 26, элемент совпадения 27 и триггер 28.

Запоминающая ячейка 20 (см. фиг. 3) содержит триггер 29 и элементы И 30, 31.

Устройство работает следующим образом.

Информационная последовательность сигналов поступает в сдвигающий регистр

1 и обрабатывается в нем.

После записи последнего разряда, делимого в регистр 1, в нем.получается окончательный остаток или, если комбинация относится к разрешенным кодовым комбинациям, регистр 1 переходит в нуле»

1 вое состояние.

Второй импульс первой тактовой частоты пропускает через дешифратор 1 5 сигналы с первых триггеров ячеек регист,ра 1.

Если триггерные ячейки регистра 1 после записи последнего разряда делимо го находятся в нулевом состоянии, то сигнал на выходе дешифратора 15 отсутствует; запись импульсов в счетчик 7 и информационных сигналов в регистр 1 происходит без изменения.

Если же при записи в регистр 1 последнего разряда делимого не все триггерыв реги". стре 1 устанавливаются в нулевое состояние, !

t »-

0 то сигнал в зависимости от состоя1 ния,триггерных ячеек 4-6 появится на выходе 15/4 и на одном из выходов

15/1, 15/2, 15/3 классификации ошибок б дешифратора 15.

Перед началом каждого цикла вхождения в синхронизм импульс устанавливает триггеры 10, 19 и установочные триггеры 21 и 22 (см. фиг. 2) опредер лителя направления фазирования 16 в нулевое состояние.

Если первый сигнал появляется на выходе 15/1 дешифратора классификации ошибок 15, то он поступает на элемент д ИЛИ 23.определителя 16 (см. фиг. 2),,проходит вентиль 24 и переводит установочный триггер 21 определителя 16 в единичное состояние, поступая на элемент

И 17. Сюда же приходит сигнал с выхода 15/4 появления ошибок дешифратора, /у, -й импульс первой тактовой частоты, прошедший элементы 12 и 13,переводит триггер .19 в нулевое состояние.

При этом выдается импульс в формирователь 9 импульсов сброса и записывается четырнадцатый импульс в счетчик 7.

Я

Импульс, подаваемый с формирователя

9 импульсов сброса, перекрывает четырнадцатый импульс, выдаваемый счетчиком 7 на регистр 1, и переводит триггерные ячейки 4, 5, 6 регистра 1 в нулевое со- ( стояние.

Импульс с триггера 19, прошедший задерживающий элемент 11, записывает

60 первый импульс в счетчик 7 (следующий отсчет) и переводит триггер запоминающей ячейки 20, в которую записан t1 -й элемент предыдущей комбинации, в нулевое состояние, пропуская сигнал с триггера

29 (см. фиг. 3) через элемент И 30 запоминающей ячейки 20, При этом в регистр 1 производится запись элемента предыдущей комбинации в первый триггер ячейки 4.

Первый импульс, записанный в счетчик 7 переводит первый триггер ячейки 4 в нулевое состояние, при этом производится запись сигнала во второй триггер ячейки 4.

Следующий от генератора тактовых импульсов (ГТИ) импульс записывает в счетчик 7 второй импульс. Этот импульс второй тактовой частоты переводит и нулевое состояние триггерную ячейку 4 и записывает сигнал в триггерную ячейку

5 и т. д.

Таким образом, jl -й элемент предыдущей комбинации записывается как старший разряд следующей и происходит сдвиг информационной последовательности сигна-

478450 лов на один такт в сторону опережения.

Если первый сигнал появипса на выходе 15/3 классификации ошибок дешифратора 15, то этот сигнал проходит элемент

ИЛИ 25 Определителя и через вентиль

26 поступает на установочный триггер, 22, переводя его в единичное состояние, Сигнал с триггера 22 определителя 16 поступает, на элемент И 18, сюда же приходит сигнал с выхода 15/4 дешифратора 15.

О -й импульс первой тактовой частоты, пройдя элемент 12,поступает на вход алемента И 18 и при данной ситуации переводит триггер 10 в единичное состо, яние.

Ц, -й импульс второй тактовой часто;ты переводит триггер 10 в нулевое состо-. яние, при этом сигнал с выхода триггера

10 подается на формирователь 14. С фор- мирователя 14 сигнал поступает на фор-1 мирователь 9 импульсов сброса и элемент 8.

Формирователь 9 подает на регистр 1 импульс, перекрывающий во времени сле дующий информационный сигнал, и переводит триггерные ячейки 4, 5, 6 регистра 1 в нулевое состояние.

Сигнал с формирователя 14 не пропускает через элемент 8 два импульса ГТИ, и „таким образом, счетчик 7 начинает от.счет следующих четырнадцати импульсов на такт позже, проверка регистра 1 сдвигается на один такт в сторону запаздыва-, ния.

Если первый сигнал появляется на выходе 15/2 дешифратора 15, то этот сигнал через элемент совпадении 27 (см. фиг. 2) определителя 16 проходит на счетный вход триггера 28 и переводит его в противоположное состояние.

Триггер 28 может изменить свое состояние только один раэ эа цикл. Причем благодаря подключению и счетному входу триггера 28 его состояние изменяется через цикл.

Сигнал с триггера 28 проходит через элемент ИЛИ 23 или через элемент ИЛИ

25 определителя 16 и осуществляет сдвиг на такт в сторону опережения или на такт

I в сторону запаздывания.

Если один иэ установочных триггеров

21 или 22 определителя 16 перешел в одиночное состояние, то данный триггер сохраняет это состояние в течение всего цикла фазирования, причем другой из этих триггеров уже не может перейти в единичное состояние, так как сигнал не пройдет через вентиль 2 4 или 26 определителя 16

В на который подается сигнал с нулевого выхода, первого триггера.

Таким образом, благодаря определителю 16 решение о направлении фазирова

5 ния принимается один раз за цикл.

Если при следующей проверке регистра

1 сигнал не появится на выходах дешифра.тора 15, то триггеры 10 и 19 будут находится в нулевом состоянии, проходящая

l0 информация будет поступать в регистр 1 и синфазно импульсы от ГТИ будут посту пать в счетчик 7.

Если же регистр 1 будет содержать остаток, сигнал с выхода 15/2 дешифратора 15 при подаче Ц -го импульса первой тактовой частоты, прошедшего элемента

12, пройдет с выхода установочного триггера 21 или 22 определителя 16, приведенного в единичное состояние, через эле ® мент И 17 или 18 на триггер 19 или 10, управляющие сигналы с которого будут осуществлять сдвиг в .:том же направлении, в каком был осуществлен первоначальный, и т. д. до тех пор, пока на выходах дешифратора 15 сигналы будут отсутствовать, т, е. записанный в регистре остаток будет равен нулю.

Таким образом, предложенное устройство для фазирования позволяет уменьшить время вхождения в синхронизм за счет осуществления фазировання как в с.орону запаздывания, так и в сторону опережения.

Предмет изобретения

S5

/, Устройство для фазирования аппаратуры, передающей информацию циклическим ко,дом, содержащее сдвигающий регистр с формирователем сбрасываюших импульсов, а также счетчик с элементом НЕТ, триггер, запрещающий фази ровани е, и задер живаюшие элементы, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм, в него введены дешифратор, определитель направления фазирования, два элемента, И, триггер опережающего фазирования и запоминающая ячейка, причем входы дешифратора подклю» чены к выходам сдвигаюшего регистра, а выходы классификации ошибок дешифратора соединены с входами определителя направления фазирования, выходы которого подключены соответственно к входам элементов И, к другим входам которого подключен выход обнаружения появления ошибок, дешифратора, выходы каждого из элемен- тов И соединены соответственно с входами триггера, запрещающего фазирование, и триггера опережающего фазирования, при чеМ вМход последнего соединен с входом

478450 счетчика, формирователя сбрасывающих импульсов и через задерживающий элементе, с входами счетчика и запоминающей ячей-. ки соедийен с информационным входом устройства, а ее выход-с сдвигающим ре» гистром.

2. Устройство по п. 1, о т л и ч а ю-, щ е е с я тем, что определитель направ8 ленни фазирования содержит две цепочки из последовательно соединенных элемен тов ИЛИ, вентилей и установочных триггеров, нулевые выходы которых перекрест5 но соединены с вторыйи входами вентилей и с входами элемента совпадения, подключенного через триггер к вторым входам элементов ИЛИ.