Устройство для цикловой синхронизации
! ЯА1ИЫ.:"
ОП ИСАЙ ИЕ
ИЗОБРЕТЕНИЯ (») 46I48О
Союз Советских
Социалистических
Рвсоублик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 16.07.73 (21) 1944920/26-9 (51) М. Кл. Н 041 7/02 с присоединением заявки №
Государственный комитет
Совета Министров СССР по делам изобретений и открытий (32) Приоритет
Опубликовано 25.02.75. Бюллетень № 7
Дата опубликования описания 09.04.75 (53) УДК 621.394.662 (088.8) (72) Автор изобретения
Э, А. Бесперстов (71) Заявитель
Ленинградский электротехнический институт связи им. проф. М. А. Бонч-Бруевича (54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ
Изобретение относится к электросвязи, а именно к системам передачи данных, и может быть использовано для цикловой синхронизации систем передачи дискретной информации, в которых используются групповые корректирующие коды.
Известно устройство для цикловой синхронизации, содержащее накопитель, выход которого соединен с входом узла обнаружения ошибок, распределитель, дешифратор и счетчик циклов.
Однако известное устройство обладает недостаточно высокой, помехоустойчивостью.
Целью изобретения является увеличение помехоустойчивости.
Для этого в устройство дополнительно введены регистр памяти и сравнивающий узел, выход узла, обнаруживающего ошибки, через дешифратор подключен к одному входу регистра памяти, к другому входу которого соответственно подключены выход счетчика циклов и вход распределителя, выходы каждого разряда которого подключены соответственно через регистр памяти к первым входам сравнивающего узла, а через сравнивающий узел— к входу счетчика циклов.
На чертеже приведена блок-схема устройства.
Устройство для цикловой синхронизации содержит накопитель 1, узел 2, обнаруживающий ошибки, дешифратор 3, распределитель
4, регистр памяти 5, сравнивающий узел 6 и счетчик циклов 7.
Устройство работает следующим образом.
Информация, принимаемая из канала связи, поступает в накопитель 1, из которого с
1п каждым тактом передается в узел 2, где определяются синдромы всех пересечений. Перед определением синдрома к каждому пересечению прибавляется постоянная комбинация С, используемая для образования смежного кода.
С выхода узла 2 полученные синдромы поступают в дешифратор 3. В дешифраторе 3 выделяется нулевой синдром и проверяются синдромы у пересечений, идущих непосредст2О венно перед и после пересечения, имеющего нулевой синдром. Если синдром пересечения, идущего перед имеющим нулевой синдром пересечением, соответствует опережающей на один символ синхронизации, а синдром пере25 сечения, идущего после имеющего нулевой синдром пересечения, соответствует опаздывающей на один символ синхронизации, то дешифратор 3 выдает сигнал в регистр памяти
5, в котором по этому сигналу запоминается
31 состояние распределителя 4, соответствующее
461480
Предмет изобретения
Составитель Е. Ковалева
Техред О. Гуменюк Корректоры: О. Данишева и Е. Давыдкина
Редактор А. Зиньковский
Заказ 837/17 Изд. № 426 Тираж 740 Лодписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, )К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 имеющему нулевой синдром пересечению, т. е. номер этого пересечения.
В следующем цикле работы распределителя 4 номер пересечения, имеющего нулевой синдром, сравнивается в узле 6 с номером пересечения, записанным в регистр памяти 5.
Если оба номера совпадают, то сигнал с выхода сравнивающего узла 6 поступает на вход счетчика циклов 7. После переполнения счетчика циклов 7 по сигналу с его выхода распределитель 4 устанавливается на ноль, т. е. с этого момента начинается новый цикл работы распределителя 4, а регистр памяти 5 устанавливается в исходное состояние, Этот момент считается концом установки синхронизма. С распределителя 4 снимается запрет, а в регистре памяти 5 прерываются связи, превращающие его в счетчик, Устройство для цикловой синхронизации, содержащее накопитель, выход которого со5 единен с входом узла, обнаруживающего ошибки, распределитель, дешифратор и счетчик циклов, отличающееся тем, что, с целью увеличения помехоустойчивости, в него дополнительно введены регистр памяти и срав10 нивающий узел, выход узла, обнаруживающего ошибки, через дешифратор подключен к одному входу регистра памяти, к другому входу которого соответственно подключены выход счетчика циклов и вход распределителя, выхо15 ды каждого разряда которого подключены соответственно через регистр памяти к первым ходам сравнивающего узла, а через сравнивающий узел — к входу счетчика циклов.
