Устройство для сокращения избыточности информации

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< т 474808

Со>оз Советских

Социалистических

Республик и1 Ф ф т

;- ф,: ..; 7: » Ж (61) Дополнительное к авт. свид-ву (22) Заявлено 04.10.72 (21) 1835429 18-24 с присоединением заявки № (23) Приоритет

Опубликовано 25.06.75. Бюллетень ¹ 23

Дата опубликования описания 28.10.75 (51) М. Кл. G 06f 15/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621.376.6 (088.8) (72) Авторы изобретения

Б. Е. Алескин, А. М. Коган и В. А. Скрипко (71) Заяьнзель (54) УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ

ИНФОРМАЦИИ

Изобретение отпоснкгся к области преобразования информации и может быть использовано в адаптивных системах телеизмерений.

Известно устройство для сокращения избыточности информации, содержащее коммутатор, блок оперативной памяти, блок сравнения, элемент «И» и буферный запоминающий блок.

Целью изобретения является расширение области применения известного устройства.

Поставленная цель достигается тем, что устройство содержит элемент «ИЛИ» и второй блок сравнения, первый и второй входы которого подключены, соответственно, ко второму и первому входам первого блока сравнения, входы элемента «ИЛИ» соединены с выходами первого и второго блоков сравнения, а выход элемента «ИЛИ» подключен к управляющему входу. буферного запоминающего блока.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит коммутатор 1, элемент 2 «И», блок 3 оперативной памяти, блоки 4 и 5 сравнения, элемент 6 «ИЛИ», буферный запоминающий блок 7. В состав блока

4 сравнения входят элемент 8 «НЕ» и элемент 9 «И», а в состав блока 5 сравнения— элемент 10 «НЕ» и элемент 11 «И».

Первыми входами блоков 4 и 5 являются, соответственно, входы элементов 8 и 11, а вторыми входами — входы элементов 9 и 10.

Работает устройство следующим образом.

5: На информационные входы коммутатора 1 поступают коды сигналов телеметрических датчиков, преобразованные в цифровую форму. Выходы коммутатора 1 подключены ко входам элемента 2 «И» и входу блока 3 опе1О ративной памяти, выход которого подключен ко входу коммутатора 1.

Коммутатор 1 обеспечивает коммутацию входных кодов на входы элемента 2 «И» в соответствии с заданной программой, а

15 тактике выхода элемента 2 «И» на вход блока 3 оперативной памяти и выхода блока 3 на входы блоков 4 и 5 сравнения. Выходы блоков 4 и 5 сравнения подключены ко входам элемента 6 «И7И», выход которого сое20 динен с управляющим входом буферного запоминающего блока 7. Блок 7 предназначен для хранения измеренной величины параметра до окончания анализа этой величины в логических блоках.

25 Устройство обеспечивает выборку существенных значений параметров с равномерным и нер авномерным шагом квантования по заданной программе. Работа устройства основана на использовании позиционного зо принципа построения числа в двоичном счис474808

Предмет и 3oорегения

Составитель В. Кульков

Техред T. Курилко

Корректор А. Дзесова

Редактор Д. Пинчук

Подписное

Заказ 2506/21 Изд. № 836 Тираж 679

ЦНИИГ1И Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, д. 2 ленни и того факта, что в каждом разряде может быть записано «1» или

«О». Значение существенной выборки определяется по состоянию разрядов двоичного числа, которые подключены ко входам элемента 2 «И». Если во всех этих разрядах записаны «1», то на выходе элемента 2 «И» будет код «1», который поступает на первый вход блока 4 сравнения и на второй вход блока 5 сравнения. Если хотя бы в одном из разрядов, подключенных на вход элемента

2 «И» будет «О», то на его выходе будет код «О».

На выходах блоков 4 и 5 сигнал «1» появляется только в том случае, если на их первые входы поступает сигнал «1», а па вторые входы — сигнал «О».

Таким образом, на выходе элемента б

«ИЛИ» сигнал «1» появляется не только в случае перехода выходного сигнала элемента 2 «И» от «О» к «1», но и в случае перехода от «1» к «О». При этом происходит передача кода, хранящегося в буферном запоминающем блоке 7 в канал связи. В случае отсутствия сигнала «1» на выходе элемента 6

«ИЛИ» происходит стирание кода, хранящегося в блоке 7.

Устройство для сокрашения избыточности информации, содержащее коммутатор, ин5 формационные входы которого подключены ко входам устройства и выходу блока оперативной памяти, а управляющий вход коммутатора — к выходу элемента «И»; входы которого соединены с первыми выходами ком10 мутатора, второй и третий выходы которого подключены, соответственно, ко входу блока оперативной памяти и первому входу первого блока сравнения, второй вход которого соединен с выходом элемента «И», и буферный

15 запомннаюший блок, выход которого связан с выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения устройства, оно содержит элемент «ИЛИ» и второй блок сравнения, пер20 вый и второй входы которого подключены, соответственно, ко второму и первому входам первого блока сравнения, входы элемента «ИЛИ» соединены с выходами первого и второго олоков сравнения, а выход элемента

25 «ИЛИ» подключен к управляющему входу буфегного запоминающего блока.