Универсальный преобразователь двоично-десятичных чисел в двоичные

О П И С А Н И Е (11) 473179

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свнд-ву (22) Заявлено 01.10.73 (21) 1960300/18-24 (51) М. Кл. 6 06f 5/02 с присоединением заявки ¹

ГосУдаРственный комитет (23) Прпо ите

Совета Министров СССР по делам изобретений и открытий

Опубликовано 05.06.75. Бюллетень Ы 21

Дата опубликования описания 10.09.75 (53) УДК 681.325.53 (088.8) (72) Автор изобретения

Я. П. Штурман (71) Заявитель

Всесоюзный институт научной и технической информации

АН СССР (54) УНИВЕРСАЛЬНЪ|Й ПРЕОБРАЗОВАТЕЛЬ

ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ В ДВОИЧНЫЕ

Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования кодов как правильных и смешанных дробей, так и целых чисел, Известен преобразователь кодов из двоично-десятичной системы счисления в двоичную, содержащий регистр тетрады, распределитель двоичных разрядов по весам, блок управления, переключатель эквивалентов, блок хранения двоичных эквивалентов десятичных чисел, одноразрядный двоичный сумматор и регистр сдвига.

Предло>кенпое устройство отличается тем, что выход блока хранения двоичных эквивалентов десятичных чисел соединен со входами линии задер>кки и первого одноразрядного двоичного сумматора формирователя двоичных эквивалентов десятичных чисел. Выход первого одноразрядного двоичного сумматора соединен со входом второго одноразрядного двоичного сумматора того же формирователя. Входы первого, второго, третьего и четвертого одноразрядных двоичных сумматоров соединены с соответствующими выходами линии задержки того же формирователя. Выходы линии задер>кки и всех одноразрядных двоичных сумматоров формирователя двоичных эквивалентов десятичных чисел соединены со входами ключей, вторые входы которых соединены с соответствующими выходами дешифратора. Выходы ключей соединены со входом одноразрядного двоичного сумматора.

Зто позволяет упростить устройство и повысить его быстродействие.

5 На черте>ке изображена схема преобразователя.

Преобразователь содержит переключатель эквивалентов 1; блок хранения 2 двоичных эквивалентов десятичных чисел, содержащий

10 эквиваленты вида (10-"),; формирователь 3 двоичных эквивалентов десятичных чисел, вырабатывающий эквиваленты вида (b, 10 ")„имеющий девять выходов по числу десятичных цифр b;; ключи 4 по числу де15 сятпчных цифр; дешифратор 5 на четыре входа и соответственно на шестнадцать выходов (нз ннх используется девять выходов: b,— bg, регистр тетрады б, содержащий четыре триггера; одноразрядный двоичный сумматор 7, 20 регистр сдвига 8, состоящий из накопительных элементов, число которых определяется разрядностью преобразованного двоичного числа; шины 9 подачи двоично-десятичного разряда и управляющую шину 10.

25 Формирователь 3 содержит IHlllllo задержки из накопительных элементов и четыре одноразрядных двоичных сумматора 12, схемы которых идентичнь1 схеме сумматора 7.

В состав сумматора 7 (и соответственно

30 сумматоров 12) входят элементы совпадения

473179

3

13 и 14 и разноименности 15 и 16, а также накопительный элемент.

Преобразование осуществляется с помощью двоичных эквивалентов десятичных чисел в соответствии со следующим выражением:

А =- « (b, 10 („ где А — искомое двоичное число;

Й вЂ” номер десятичного разряда; при этом

k — k; (k — 1); .....; 1; 0 — для целого числа;

А 1; — 2; .....; — (k — 1); — k — для правильной дроби;

k=k; (k — 1); .....; 1; 0; — 1; ....; — (k— — 1); — k — для смешанной дроби;

Ь;=1; 2; 3; ..... 9 — десятичная цифра; (b, 10*"), — двоичный эквивалент десятичного числа.

Преобразователь работает следующим образом.

По шине 10 с каждым циклом поступает управляющий импульс, осуществляющий сброс триггеров регистра тетрады 6, после чего по шинам 9 поступает двоично-десятичный разряд преобразуемого числа, код которого запоминается на триггерах регистра тетрады

6. Этот код дешифрируется с помощью дешифратора 5, в результате чего на одном из

его выходов вырабатываются импульсы, которые подготавливают соответствующий по весу ключ 4. Управляющий импульс для данного разряда k переводит переключатель эквивалентов 1 на считывание из блока 2 двоичного эквивалента (10* ),. Число ячеек блока

2, который в частном случае может быть реализован в виде диодного шифратора, равняется числу преобразуемых десятичных разрядов исходного числа К.

Выбранный двоичный эквивалент (10 ) поступает на вход формирователя 3, с выхода которого снимается полный комплект из девяти эквивалентов для каждого разряда

К. Двоичные эквиваленты (b; 10 ")„у которых b; представляет собой степень числа «2» (т. е. «1»; «2»; «4» и «8») вырабатываются за счет сдвига исходных эквивалентов (10*"),.

Сдвиг на соответствующее число тактов осуществляется с помощью элементов линии задержки формирователя 3 в сторону старших разрядов. Остальные двоичные эквиваленты получаются за счет операций суммирования и сдвигов.

Таким образом, на основе одного эквивалента, хранящегося в блоке 2 (например, десятичного числа «0,1») с помощью формирователя 3 в том же цикле удается получить остальные эквиваленты; «0,2; 0,3; 0,4; 0,5; 0,6;

0,7; 0,8; 0,9». То же самое имеет место и для десятичных чисел «0,01»; «0,001»; «0,0001» и т. д.

В результате этого число циклов преобразования сводится к минимуму, повышается быстродействие устройства и уменьшаются

65 аппаратурные затраты. Сформированные двоичные эквиваленты одновременно поступают на входы соответствующих ключей 4.

Однако в каждом цикле подготовленным оказывается лишь один из них в соответствии с кодом тетрады, хранящимся в регистре 6.

Поэтому на вход одноразрядного двоичного сумматора 7 поступает только один выбранный эквивалент В». Вместе с регистром сдвига 8 одноразрядный двоичный сумматор 7 образует циркуляционный регистр, служащий для запоминания кодов.

Вслед за первым десятичным разрядом точно так же за один цикл происходит преобразование следующего и далее любого очередного двоично-десятичного разряда исходного числа. При этом для каждого нового цикла возбуждается соответствующая шина блока 2 и считывается очередной двоичный эквивалент (10 ),.

Выбранное значение В; для десятичного разряда К вновь поступает в циркуляционный регистр, где на сумматоре осуществляется сложение с циркулирующим кодом. Так продолжается до тех пор, пока не будут преобразованы все двоично-десятичные разряды исходного числа, и в циркуляционном регистре не сформируется искомое двоичное число, которое снимается с выхода устройства с шины 11.

Предмет изобретения

Универсальный преобразователь двоичнодесятичных чисел в двоичные, содержащий регистр тетрады и переключатель эквивалентов, входы которых соединены с управляющей шиной, выходы регистра тетрады соединены со входами дешифратор а, выходы переключателя эквивалентов соединены со входами блока хранения двоичных эквивалентов десятичных чисел, одноразрядный двоичный сумматор, выход которого соединен со входом регистра сдвига, выход последнего соединен со входом одноразрядного двоичного сумматора, ключи, формирователь двоичных эквивалентов десятичных чисел, выполненный на одноразрядных двоичных сумматорах и линии задержки, отличающийся тем, что, с целью упрощения устройства и повышения его быстродействия, выход блока хранения двоичных эквивалентов десятичных чисел соединен со входами линии задержки и первого одноразрядного двоичного сумматора формирователя двоичных эквивалентов десятичных чисел; выход первого одноразрядного двоичного сумматора соединен со входом второго одноразрядного двоичного сумматора того же формирователя; входы первого, второго, третьего и четвертого одноразрядных двоичных сумматоров соединены с соответствующими выходами линии задержки того же формирователя; выходы линии задержки и всех одноразрядных двоичных сумматоров формирователя двоичных эквивалентов десятичных чисел соединены со входами ключей, вторые

473179 соединены со входом одноразрядного двоичного сумматора.

Составитель В. Игнатущенко

Техред 3. Тараненко

Редактор Л. Утехина

Заказ 2135)8 Изд. № 777 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 входы которых соединены с соответствующими выходами дешифратора; выходы ключей

Корректоры: И. Гоксич и 3. Тарасова