Десятичное множительное устройство

(11) 4682 39

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДИТБДЬСТВУ,вр + (61) Зависимое от авт. свидетельства (22) Заявлено 24,04.72 (21) 1776826/18-24 (51) М. Кл, G 06 f 7/ЭО с присоединением заявки Nþ—

Гасударственный камитет

Саввтв Иинистрав СССР аа делам ивааретений и аткрытий (32) Приоритет—

Опубликовано 25.04.75,Бюллетень № 15 (53) УДК 681;325.5 (088.8 }

Дата опубликования описания 1О.О4.75 (72) Автор изобретения

Э. А. Чернов (71) Заявитель (54) ДЕСЯТИЧНОЕ МНОЖИТЕЛЬНОЕ УСТРОЙСТВО десятичную, Изобретение касается вычислительной техники и может быть применено в цифровых вычислительных машинах и настольных электронных арифмометрах.

Известно десятичное множительно устройство, состояшее из двоично-десятичного регистра множителя, Hh еюшего тП десятичныхразрядов, двоично-десятичного регистра множимого, нмеюшего p, десятичных разрядов, двоичч но-десятичного регистра частичных произ- 10 ведений, имеюшего N + десятичных разрядов, и двоично»десятичного промежуточного регистра, состояшего из fA + tL-1, десятичных разрядов, причем выходы десятичных разрядов регистра частичных произ- 15 .ведений, начиная с первого разряда, соединены с одноименными входами десятичных разрядов промежуточного регистра.

Известное десятичное множительное .устройство затрачивает для умножения на 20 одну цифру множителя два такта сложения сопровождаюшегося сквозным переносом, . при этом происходит трехкратное преобразование из двоичной системы счи ления в

Целью изобретения является увеличение быстродействия устройства, В предложенное устройство введены g множительных блоков„ каждый из которых состоит из сумматора результата, умножителя, сумматора тетрад и преобразователей старших и младших разрядов, причем первый вход сумматора результата соединен с выходом умножителя, а второй. с выходом сумматора тетрад, первый выход сумматора результата соединен со входом преобразователя старших разрядов, а второй выход — со входом преобразователя младших разрядов, первый вход умножителя g -того множительного блока соединен с выходом первого разряда регистра множителя, второй вход умножителя соединен с выходом g -того разряда регистра множителя, первый вход сумматора

4 тетрад соединен с 1, гым выходом промежуточного регистра, второй вход сумматора тетрад соединен с ° выходом преобразователя старших разрядов L + 1 множительного блока, выход преобразователя младших разрядов соединен с С + 1 вхо468239 дом регистра частичных произведений, выход преобразователя старших разрядов первого множительного блока соединен с первым входом регистра частичных произведений, выход р -того разряда промежуточного регистра (3Ъ + 14 Р<й1+ и — 1) соединен с р+ 1 разрядом регистра частичных произведений.

На чертеже представлена схема десятичного множительного устройства, содержащая регистр 1 множителя, регистр 2 частичных произведений, множительный блок 3, промежуточный регистр 4, регистр 5 мно.жимого, преобразователь 6 старших разрядов, сумматор 7 результата, умножитель8, . преобразователь 9 младших разрядов 4, сумматор 10 тетрад.

Выходы регистра 2 обозначены стрел:ками а-g, а в регистре 4 одноименные з стрелки показывают, к входам каких имен но разрядов этого регистра должны быть присоединены выходы регистра 2. Линия, соединяющая выход одного блока со входом другого, обозначает столько проводов, сколько необходимо для представления всех цифр в заданной системе счисления и заданном способе представления цифр, причем подразумевается, что все соединения выполнены именно так, как это требует данное представление сигналов цифр, Старшие разряды размещены в регистре частичных произведений слева, в регистре множимого

5 сверху и в регистре множителя 1 — снизу, Необходимое количество оборудования выбирлвт иэ следующих соображений: количество множительных блоков 3 должно соответствовать разрядности (здесь и ниже имеется в виду десятичная разрядность) множимого fl (и соответственно разрядности регистра множимого 5), разрядность регистра множителя 1 должна быть равна заданной fA., разрядность регистра частичных произведений 2 должна быть равна сумме разрядностей множителя и множимого„т. е. (Ж + Я ), e разрядность промежуточного регистра 4 HB единицу мень.ше, т. е, (tYl + и - 1), B случае умноже ния с округлением разрядности регистров 2 и 4 могут быть уменьшены в соответствии с известными правилами, На чертеже отдельно показан промежуточный регистр 4. Этот регистр, как пра вило, составляет неотделимую часть регистра частичных произведений и его основная функция заключается в запоминании содержимого регистра частичных произведений 2 во время сдвигов. Регистр множй телы 1 имеет цели сдвигов, На чертеже показан множительный блок 3, состоящий из преобразователя старших разрядов 6, 5 преобразователя младших разрядов 9 и сумматора тетрад 10,. Фактически сумматоры 7 и 10 составляют одну дополнительную линейку сумматоров к пирамиде сумматоров умножителя 8, 10 Работает устройство следующим обра, зом»

Сигналы сомножителей передают в ре, гистры 1 и 5. Регистры 2 и 4 перед нача: лом операции устанавливают в нулевое со15, стояние, Выберем, например, способ умножения от млаДших разрядов множителя и неподвижного множимого, тогда содержимое регистра множимого неподвижно„сдвиги в регистре множителя имеют направле20, ние снизу вверх, а соединение регистров 2 частичных произведений с промежуточным регистром 4 обеспечивает сдвиги слева направо. После установки сомножителей в первом такте умножения вначале перемно25. жают двоичные эквиваленты младшей цифры множителя на цифры множимого с помощью умножителей 8 во всех множитель ных блоках 3, С помощью сумматора тетрад 10 в каждом иэ множительных блоков

30 суммируют сигнал с выхода преобразовате,ля старшего разряда 6 предыдущего мно< жительного блока с сигналом соответствующего разряда регистра 4 и полученную сумму складывают с результатом, получен35 ным на выходе множительного блока 8 с помощью сумматора 7. Затем осуществля:ют преобразование двоичного кода ..в десятичный, при этом на выходе преобразователя младших разрядов 9 получают деся40 тичный код данного разряда частичных ,произведений, который записывают в регистр 2. Полученный на выходе преобразователя старших разрядов 6 суммарный десятичный код переноса передают на вход 5 последующего множительного блока 3 (сумматор 10). После завершения переносов в регистре 2 получают очередное частичное произведение. Затем код из регист ра 2 передают в регистр 4, и последова50 тельность микроопераций повторяют. Когда будет произведено умножение на последнюю цифру множителя в регистре 2 будет получено искомое произведение. При умно,жении на последнюю цифру передачу из ре55 гистра 2 в регистр 4 не делают, если конструкция регистра 2 такова, что при передаче гасится содержимое этого регистра.

46&239

Предмет изобретения

Десятичное множительное устройство, содержащее двоичнс -десятичный регистр множителя, состоящий из 1й десятичных разрядов, двоично-десятичный регистр множимого, состоящий из и десятичных разрядов„двоично-десятичный регистр частичных произведений, состоящий иэ

Ю + tl. десятичных разрядов, и двоичнодесятичный промежуточный регистр, состоящий из Ю + 5, - 1 десятичных разрядов, причем выходы десятичных разрядов ре;гистра частичных произведений, начиная с первого разряда, соединейы с одноименными входами десятичных разрядов промежуточного регистра, о т л и ч а ю щ е ес я тем, что, с, целью увеличения быстродействия, в него введены tl множительных блоков, каждый из которых состоит из сумматора результата, умножителя, сумма» тора тетрад и преобразователей старших и. младших разрядов, причем первый вход сум матора результата соединен с выходом ум-. ножителя, а второй вход — c выходом сумматора тетрад, первый выход сумматора результата соединен со входом преобразователя старших разрядов, а второй выход— со входом преобразователя младших разрядов, первый вход умножителя -того множительного блока соединен выходом первого разряда регистра множителя, второи вход умножителя соединен с выходом -то10 го разряда регистра множителя, первый вход сумматора тетрад соединен с g -Tbltl выходом промежуточного регистра, второй вход сумматора тетрад соединен с выходом преобразователя старших вазвядов L +1

15, множительного блока, выход преобразовате as младших разрядрв соединен с + 1 входом регистра частичных произведений, выход йреобраэователя старших разрядов первого множительного блока соединен .с

О,первым входом регистра частичных произведений, выход Р -того разряда промежу,:точного регистра (tL + 16й P + tlat + Й вЂ” 1)

;соединен с р+1 разрядом регистра частич1 ных произведений, д д г

Со " е"ь Э ;,ч„„,а

1>едаy гг,1> 1 Е1 с4БйлБы

Корректор ЛЛеннсова 1 ех ре.i

К.Карс ндашова

3 а е а а,/ j) ууЯ 1зл. 66 1 ираж цоднисное

679! 1рсднрнятне хПя гонт». Москва. Г 59, Беретиковская наб., 24

ll1l1llll1l1 1 си уларсгненно.а комитета Совета Министров СССР но делам изобретений и открытый

Москва, 1130об, Раушскаи иаб., 4