Регулятор
.- йй .ион!" oт. !,,,ч „; у
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ (»)460527
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства №вЂ” (22) Заявлено 20.03.73 (21) 1895572/18-24 (51) М. Кл. 6 05b ll/32 с присоединением заявки №вЂ” государственный комитет
Совета Министров СССР по делам изобретений и открытии (32) Приоритет—
Опубликовано 15.02.75. Бюллетень ¹ 6
Дата опубликования описания 01.10.75 (53) УДК 62-50 (088.8) (72) Авторы изобретения
О. И. Башнин и В. А. Матвеев (71) Заявитель (54) РЕГУЛЯТОР
Изобретение относится к области автоматики и может быть применено для управления объектами, требующлмп пропорционального нлп пропорционально-.интегрального законов управления,в за впсимостп от режима работы.
Известен регулятор, содержащий два делителя, лереключатель,,интегратор, два сумматора, к первому входу первого сумматора подключен источ ик сигнала.
Недостатком известного регулятора являет- 10 ся низкая надежность раооты при переходе с одного закона управления па другой.
В предлагаемом регуляторе повышение надежности достигается тем, что выход первого сумматора непосредственно соединен .с пер- 15 вым входом дополнительно установленного сдвоенного делителя и входом первого делителя, а через последовательно соединенные второй делитель и интегратор подключен к пе рвому входу второго сумматора и ко вто- 20 рому входу сдвоенного делителя, первый выход которого соединен со вторым входом первого сумматора, второй выход сдвоенного делителя и выход первого делителя подключены соответственно к лервому и второму входам 25 переключателя, выход, которого подключен ко второму входу второго сумматора.
На чертеже, представлена структурная схема п редлагаемого регулятора, где 1 — переключатель; 2 — источник сигнала; 3 п 4 — з0 сумматоры; 5 — интегратор; 6 и 7 — делители; 8 — сдвоенный делитель.
Регулятор работает следующим образом.
Пусть переключатель 1 стоит в положении
ПИ, тогда регулятор формирует пропорционально-интегральный закон управления, Скачок входного сигнала с источника 2 проходит через сумматор 3, делитель 7 и появляется па выходе сумматора 4, к нему добавляется интеграл от входного сигнала, который получается па выходе интегратора 5, в этом случае величины пропорционального п интегрального воздействия устанавливаются с помощью делителей 6 и 7, а конечное усиление регулятора определяется положением делителя напряжения 8.
Прп положении переключателя 1 в позиции П усиление регулятора по пропорциональному каналу и конечное усиление устанавливаются согласованно с помощью механически соедгопенных делителей 8. Делитель 8 устроен таким об разом, что, если, на пример, усиление от выхода сумматора 3 к выходу сумматора 4 равно Ki/К, то усиление от выхода интегратора 5 ко входу сумматора 3 устанавливается 1/Кь Если обозначить величину выходного сигнала источника 1 ка к U>, а величины выходных сигналов сумматора 3, интегратора 5 и сумматора 4 — U, U>, U4 соответственно п принять усиление сумматора 3
460527
П,редмет изобретения
Составитель Ю, Семушкин
Корректор Л. Брахнина
Техред Т. Миронова
Редактор Б. Нанкина
Заказ 4256 Изд. № 1338 Тираж 869 Поган и снос
ЦИИИПИ Государственного комитета Совета Минпсчров СССР
Москва, Ж-35, Раушская иаб., д. 4г5 по делам изобретений и открьпий
Обл. тип. Костромского управления издательств, полиграфии и кни.кпой чорговли равным К2, то для любого момента времени верно соотношение
1, Кг (.г4 — (U> (- 3) К2 + (3
Кг К2
= UI KI — (- 3+ U3= с г Кг.
Таким образом, сигнал на выходе регулятора п|ропорционале н входному сигналу.
Регулятор, содержащий д ва делителя, переключатель, интегратор,,два сумматора, к первому входу первого сумматора подключен нсточник сигнала, от гича>ошиг1с<г тем, что, с целью повышения надежности, в нем выход первого сумматора непосредственно соединен с первым входом дополнительно установленного сдвоенного делителя и входом первого делителя, а через последовательно соединенные второй делитель н интегратор подключен к пе рвоху входу второго сумматора и ко второму входу сдвоенного делителя, первый выход которого соединен со вторым входом первого сумматора, второй выход сдвоенного делителя н выход первого делителя подключены соопветственно к первому II второму входам пе реклгочателя, выход которого подклю-15 чеи ко второму входу второго сумматора.
