Сумматор

 

0 П И С А Н И Е (»1 456275

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт, свидетельства (22) Заявлено 15.03.73 (21) 18И34О 18-24 с присоединением заявки М (32) Приоритет

Опубликовано 05.01.75. Бюллетень ¹ 1

Дата опубликования описания 11.03.75 (51) М. Кл. G 060 7,!14

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.335.5 (088.8) (72) Автор изобретения

А. Я. Шен фельд (71) Заявитель

Специальное конструкторское бюро № 1 Ленинградского завода «Госметр» (54) СУММАТОР

Предмет изобретения

Изобретение относится к области автоматики и вычислительной техники.

Известны суммирующие устройства, содержащие одинарный четырехплечий мост или схему мостового типа, одно из плеч которой имеет вид последователь но усложняющегося четырехплечего моста.

Однако такие устройства сложны и не позволяют вводить сигналы от источников с одним общим полюсом, например, заземлением.

Целью изобретения является устранение этого недостатка и упрощение конструкции мостового сумматора.

С этой целью предложенный мостовой сумматор снабжен дополнительными парами резисторов по числу суммируемых напряжений.

Пары резисторов подключены параллельно второй диагнали моста, а их средние точки соединены с соответствующими источниками суммируемых напряжений.

На чертеже показана схема предложенного сумматора.

Сумматор содержит резисторы 1 — 4 с импедансами Z — Z образующие уравновешенный четырехттлечий мост.

Параллельно первой диагонали моста дополнительно подключены пары резисторов 5—

I0 (по числу суммируемых напряжений от источников 11 — 14), образующие совместно с резисторами 1 — 4 уравновешенные мосты.

Источники суммируемых напряжений 11 — 14 подключены общим полюсом к средней точке между резисторами 1 и 2, а раздельными полюсами — к средним точкам соответственно между резисторами 3 — 4, 5 — б и т. д.

Предлагаемый сумматор работает следующим образом.

Сигналы в виде тока от источников 11 — 14 разветвляются в средних точках соответственно но между резисторами 3 — 4, 5 — G, 7 — 8 и т. д. и проходят по резисторам 1 — 2, общим для всех источников 11 — 14, создавая падения напряжения на резисторах 1 — 2.

Съем суммарного сигнала с выходов сум15 матора осуществляется с резисторов 1 или 2, имеющих общий полюс, согласно выраженшо

1 вы х — К1 1 + Кг1 2 + ° ° KN >N 1 где К1 — К вЂ” постоянные сумматора;

У вЂ” Vq — суммируемые сигналы.

Сумматор, содержащий четырех плечий ре25 зисторный мост, первая диагональ которого подключена к источнику входного напряжения, а вторая — к выходу устройства, отл ич а ю шийся тем, что, с целью упрощения, он содержит пары резисторов по числу суммиру30 емых напряжений; причем этп пары резпсто456275

Юкoo 7

Составитель В. Быков

Техред Т. Курилко

Редактор Л. Утехина

Корректор Л. Денисова

3 ак1яз 514/6 Изд. № 293 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, %-35, Раушскяя наб., д. 4/5

Типография, пр. Сапунова, 2 ров подкл1очены;параллельно второй диагонали моста, а ик средние точки соединены с соответствующими источниками суммируемь1к напряжений.

Сумматор Сумматор 

 

Похожие патенты:

Устройство для суммирования и умножения на постоянный коэффициент1изобретение относ'ится к вычислительной технике.известно устройство для сумлиирования, содержащее усилители 'постоянного тока с резисторами в цепи об-ратной связи, к суммирующим точкам которых подключены выходы блоков переноса. недостатком известного устройст1ва является ограниченный класс решаемых задач.предложенное ус'пройство отличается тем, что оно содержит матрицу резисторов, входные и выходные шины кото1рой соединены соответственно со входами блоков переноса и суммирующими точ1ками усилителей постоянного тока. это позволило расширить класс решаемых задач.предложенное устройство для сум.миро.вания двух трехразрядных переменных с одновременным умножением на трех;разрядный постоянный коэффициент изображено на чертеже.устройство состоит из усилителей постоян«ого тока 1-^5 с резисторами в цепи обрат- ной связи б—10, блоков переноса //—14, подключенных выходами к суммирующим точкам усилителей постоянного тока, и матрицы резисторов 15—31. входные шины 33—38 матри-5 цы резисторов соединены со входа'мн блоков переноса ii—14, а выходные шины 39—i3 матрицы резисторов соединены с сум'мирую- щи.ми точками уснл'ителей постоянного тока 1—5.10 устройство работает следующим образом. машинные переменные l'l, l/o, представленные соответственно разрядами u\\, [/12, l'ls и f^2b ^22, ^^23, поступают яа входы устройства: переменная v^ — поразрядно на входные ш'и- 15 ны 33, 34, 35 :\1атрицы резисторов, t/2 поразрядно — на входные шины 36, 37 и 38 матрицы резисторов.операция суммирования с одновременным умножением на постоянные коэффициенты ,на ирил1ере сложения двух трехразрядных переменных с умножением каждой на трехразрядный коэффициент без учета переноса выглядит следующ)!,м образом:20^.//l/i'пи.73и,'21и-22и.25915^^i1^ 916^21(ff, 7^r>& ^ 9,8^12)^ // 423133

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности
Наверх