Обратимый одноразрядный сумматор

Авторы патента:

H03K19/21 - схемы "ИСКЛЮЧАЮЩЕЕ ИЛИ", т.е. в которых сигнал на выходе появляется при наличии входного сигнала только на одном входе; схемы "СОВПАДЕНИЕ", т.е. в которых сигнал на выходе появляется при условии тождественности сигналов на всех выходах

G06G7/14 - для сложения или вычитания (векторных величин G06G 7/22)

,:) .

Оибч! От : :::::.:". I

ОП ИСАНИЕ

ИЗОБРЕТЕЙ Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскмх

Социалистических

Республик

" 43038О (61) Зависимое от авт. свидетельствавЂ” (22) Заявлено 09.12.71 (21) 1723067 18-24 (51) М,1 л. б 06f 7/50

Н 031< 19 32 с присоединением заявки ¹â€” (32) ПриоритетвЂ”

Orts бликовarro 30.05.74. Бюллетень ¹ 20 (осудврственный комитет

Совете Мнннетров СССР во делом нзооретеннв и открытнй (53) УДК 681.325(088.8) Дата опубликования описания 22.01.75 (72) Авторы изобретения

Г. Е. Пухов, Н, Ю. Пивень, Ю. А. Плющ, В. Ф. Евдокимов

Л. А. Казакевич и Ю, T. Кизим

Институт электродинамики AH Украинской ССР (71) Заявитель (54) ОБРАТИМЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР

Изобретение относится к области вычисли тельной техники и может быть применено в аналоговых счетно-решающих устройствах и машинах.

Известны обратимые сумматоры, содержащие операционный усилитель, к потеициальионулевой точке и к выходу которого подключены через основные и вспомогательные резисторы входные шины подачи слагаемых.

Цель изобретения вЂ” повышение точности суммирования.

Это достигается тем, что в сумматор дополнительно введен функциональный преобразователь, входы которого подсоединены к основным и через переключатели к вспомогательным резисторам, а выход преобразователя подключен через дополнительный резистор к потенциально-нулевой точке усилителя и непосредственно к входу устройства переноса.

Схема предлагаемого сумматора представлена на фиг. 1; его характеристика вЂ” на фиг.

Обратимый одноразрядный сумматор состоит из операционного усилителя 1, функционального преобразователя 2, устройства 8 переноса, основных 4r вЂ” 4 „, вспомогательных

51 вЂ” б„и дополнительного б резисторов, входных шин 7, 8 и 9, переключателей 101 вЂ” 10, и выходной шины 11.

Сумматор работает следующим образом.

Пусть все переключатели 101 вЂ” 10„замкнуты, т. е. все значения коэффициентов а =-1, 4!. где а = =.

Подавая на (n вЂ” 1) любых входных шии напряжения, соответствующие значениям одноименных разрядов (n вЂ” 1) независимых переменных, на п-й шине, которая в данный момент является выходной, отрабатывается с

1О учетом напряжения, снятого с функционального преобразователя 2, напряженис, равное сумме по модулю два от суммы парных произведений входных напряжений на коэффициент

ni, но противоположный по знаку.

Если переключатель 10, разомкнут, что соответствует ai = О, входное напряжение Ui, поступающее иа входную шину 8 и моделирующее разряд i-й машинной переменной, на вход отрабатывающего усилителя 1 и фуикци. онального преобразователя 2 подаваться нс будет и результат на выходной шине реализуется без его учета.

Выработка напряжения, моделиру1още о значения переноса в старший разряд, такжс осуществляется с выхода функционального преобразователя, так как значение сброса у равно по абсолютному значению удвоенному количеству единиц переноса, т. е. инвертируя напряжение с выхода функционального прсобЗО разователя с одновременным умножением иа

430380 устройстго д пере1 ! !

r; ig

9U2

3 коэффициент, равный 0,5, получим напря>кепце, моделирующее значение количества единиц переноса в старший разряд, где и

>. х!

Jl/

2Z .п+ (вЂ” 1) =

Значение резистора 6 подбирается так, чтобы коэффициент по необратимому входу, на который умно>кается выходное напря>кение функционального преобразователя, равнялся едшцщс, т. с. - вЂ” = 1. Ъмно>кенис на коэфRG а1 фициент 0,5 обеспечигаст носа, 4

Предмет изобретения

Обратимый одноразрядный сумматор, содср>кащий устройство перепаса и операционный усилитель, к потенциально-нулевой точке которого подсоединены основные резисторы, а к выходу подключены вспомогательные резисторы, отличало иийся тем, что, с целью повышения "î÷íîñòè суммирования, в него допол-!

g нительно введен функциональный преобразователь, входы которого подсоединены к основным и через переключатели к вспомогательным резисторам, а выход преобразователя цодклю.ен через дополнительный резистор и

)5 потенциально-нулевой точке усилителя и непосредственно к входу устройстьа переноса.

430380

i» 5L, Е ",, 7L ... с5» 57 l»- 3 ф, и

Составитель И. Долгушева

Текред А. Камышннкова

1;орректор О. Тюрина

1»едактор И. Грузова

Заказ 5414

Подписное

МОТ, Загорск:,.и цек

Изд. ¹ 1634 Тиране 624

ЦНИР1ПИ Государственного комитета Совета Министров CCCP по делам изобретений и открытий

Москва, )K-З5, PQYIII»Kая ваб., д. 4 5

Счетчик двойных истинных совпадений сигналов с детекторов совпадений // 374746

Регенеративный компаратор // 371689

Пат?ш'ш-[1хсг'е^:чдп // 362487

Патент 354575 // 354575

Всесоюзная патг..,.ч?скайбиблиотека wsbaв. е. мельник // 336812

Схема совпадения // 336811

Патент 319076 // 319076

Яатеипю-тсхшинг*!! библиотека // 309463

Схема совпадений наносекундного диапазона // 308521

Устройство для формирования разностисигналов // 427467

Устройство для суммирования и умножения на постоянный коэффициент1изобретение относ'ится к вычислительной технике.известно устройство для сумлиирования, содержащее усилители 'постоянного тока с резисторами в цепи об-ратной связи, к суммирующим точкам которых подключены выходы блоков переноса. недостатком известного устройст1ва является ограниченный класс решаемых задач.предложенное ус'пройство отличается тем, что оно содержит матрицу резисторов, входные и выходные шины кото1рой соединены соответственно со входами блоков переноса и суммирующими точ1ками усилителей постоянного тока. это позволило расширить класс решаемых задач.предложенное устройство для сум.миро.вания двух трехразрядных переменных с одновременным умножением на трех;разрядный постоянный коэффициент изображено на чертеже.устройство состоит из усилителей постоян«ого тока 1-^5 с резисторами в цепи обрат- ной связи б—10, блоков переноса //—14, подключенных выходами к суммирующим точкам усилителей постоянного тока, и матрицы резисторов 15—31. входные шины 33—38 матри-5 цы резисторов соединены со входа'мн блоков переноса ii—14, а выходные шины 39—i3 матрицы резисторов соединены с сум'мирую- щи.ми точками уснл'ителей постоянного тока 1—5.10 устройство работает следующим образом. машинные переменные l'l, l/o, представленные соответственно разрядами u\\, [/12, l'ls и f^2b ^22, ^^23, поступают яа входы устройства: переменная v^ — поразрядно на входные ш'и- 15 ны 33, 34, 35 :\1атрицы резисторов, t/2 поразрядно — на входные шины 36, 37 и 38 матрицы резисторов.операция суммирования с одновременным умножением на постоянные коэффициенты ,на ирил1ере сложения двух трехразрядных переменных с умножением каждой на трехразрядный коэффициент без учета переноса выглядит следующ)!,м образом:20^.//l/i'пи.73и,'21и-22и.25915^^i1^ 916^21(ff, 7^r>& ^ 9,8^12)^ // 423133

Устройство для суммирования и вычитания // 423132

Суммирующее устройство // 419908

Нелинейный многоразрядный сумматор // 419907

Обратимый многоразрядный сумматор с умножением на постоянный коэффициент // 419906

Патент 417797 // 417797

Патент 413492 // 413492

Патент 411464 // 411464

Патент 410401 // 410401

Универсальный мостовой инвертирующий сумматор // 2331105

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта