Устройство для обмена информацией между внешними устройствами и основной памятью электронной вычислительной машины

Союз Советских

Социалистических

Реслублик

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ " 455345 (61) Зависимое от авт. свидетельства— (22) Заявлено 28.06.72. (21) 1802241. 18-24 (51) Ч. Кл. G 06f 13 00 с присоединением заявки Ме—

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий (32) Приоритет—

Опубликовано 30.12.74. Бюллетень ¹ 48

Дата опубликования описания 30.05.75 (53) УДК 681.385 (088.8) (72) Авторы изобретения

О. Е. Бабушкин, В. M. Златников, Б. Л. Золотаревский и

Е. Г. Катковская

1 (71) Заявитель

1 ". (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖДУ

ВНЕШНИМИ УСТРОЙСТВАМИ И ОСНОВНОЙ ПАМЯТЬЮ

ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

Изобретение относится к области вычислительной техники и, в частности, к устройствам для управления потоком информации между внешними устройствами и основной памятью вычислительной машины.

Известно устройство для обмена информацией между внешними устройствами и основной памятью электронной вычислительной машины, содержащее блок памяти, соединенный двусторонними связями с входами-выходами устройства, регистры записи и чтения с адресной и первой числовой частью, узел модификации и дешифратор, причем выход разрядов первой числовой части регистра чтения соединен через дешифратор с первым выходом устройства, а через узел модификации — с входами разрядов первой числовой части регистра записи.

Цель изобретения — повышение быстродействия устройства и обеспечение одновременного использования одной и той же зоны блока памяти для приема и выдачи информации.

Это достигается тем, что устройство имеет в регистрах записи и чтения вторые числовые части, второй дешифратор, второй и третий узлы модификации. Выход разрядов второй числовой части регистра чтения соединен с входом второго дешифратора и одним входом второго узла модификации, другой

2 вход второго узла — с первым входом третьего узла модификации и с первым выходом второго дешифратора.

Второй выход второго дешифратора свя5 зан с вторым выходом устройства, а его третий выход — с вторым входом третьего узла модификации, третий вход которого соединен с соответствующим входом блока памяти и выходами разрядов адресной части регистlo ра чтения. Выходы второго и третьего узлов модификации подключены к входам соответственно разрядов адресной и второй числовой части регистра загиси.

Блок-схема устройстга представлена па

15 чертеже.

Устройство обмена содержит блок 1 памяти, регистры чтения 2 и записи 3, адресные части 4 и 5, первые 6 и 7 и вторые 8 и 9 числовые части, разряды 10 и 11 признаков, де о шифраторы 12 и 13. узлы 14, 15 и 16 модификации, шины 17 — 22.

Код в первой числовой части 6 указывает количество слов обмена, а код во второй части 8 — количество ячеек в блоке 1 памяти, необходимое для поступающей информации.

Устройство работает следующим образом.

При поступлении по шине 22 из основной памяти ЭВМ управляющего слова, оно вы3О дается устройством обмена в регистр 2 чте455345 г 0

l5 пия. Адрес информационного слова из разрядов 4 регистра чтения подается в блок 1 памяти и является старшим порядковым номером ячеики массива информации, определяемого содержимым второй числовой части 8.

В эту ячейку записывается первое информационное слово.

Адрес информационного слова также поступает в узел 16 модификации, где он уменьшается на единицу при наличии сигнала на выходе дешифратора 13. Из второй числовой части 8 регистра 2 чтения код числа попадаст в узел 15 модификации, где оно уменьшается на единицу, если оно не равно нулю, что определяется дешифратором 13. Из первой числовой части 6 регистра чтения код числа подается на узел 14 модификации, где оно уменьшается на единицу. Информация с выходов узлов 14, 15 и 16 модификации поступает на регистр 3 записи, из которого записывается в блок 1 памяти. Зта информация представляет собой модифицированное управляющее слово.

При поступлении запроса от внешнего устройства схема уплотнения по шине 21 формирует адрес управляющего слова, по которому информация из блока памяти проходит в регистр чтения, и начинается выполнение модификации управляющего слова.

Устройство обмена выполняет модификацию управляющего слова, соответствующего тому внешнему устройству, которое в данньш момент связано через схему уплотнения с устройством обмена.

Рассмотренный цикл обработки для каждого управляющего слова повторяется до тех пор, пока код второй числовой части 8 не станет равным О. При этом дешифратор 13 формирует сигнал прерывания на шине 20, по которому вычислительная машина осущестляет прием информации из блока памяти по шинс 22. Кроме того, в этом случае сигналом по шине 18 дешифратора 13 в узле 16 модификации происходит увеличение кода адреса rra единицу.

Модификация разрядов второй числовой части 8, если код этого числа равен нулю, блокируется, так как сигнал на шине 17 отсутствует. В ячейки блока памяти записывается информация по адресам, формируемым узлом 16 модификации. Когда код первой числовой части 6 становится равным нулю, дешифратор 12 выдает на выход сигнал прерывания вычислительной машины, кото20

ЗО

50 рый означает, что управляющее слово полностью обработано.

Код информации в разрядах управляющего слова, отведенных для первой и второй числовых частей, определяется в зависимости от быстродействия и количества одновременно работающих внешних устройств.

Введение в управляющем слове разрядог, второй числовои части позволяет одновременно использовать одну и ту же зону памяти устройства обмена для приема и выдачи информации, что обеспечивает оперативное использование объема памяти устройства обмена.

Предмет изобретения

Устройство для обмена информацией между внешними устройствами и основной памятью электронной вычислительной машины, содержащее блок памяти, соединенный двусторонними связями с входами-выходами устройства, регистры записи и чтения с адресной и первой числовой частью, узел модификации и дешифратор, причем выход разрядов первой числовой части регистра чтения соединен через дешифратор с первым выходом устройства, а через узел модификации— с входами разрядов первои числовой части регистра записи, отличающееся тем, что, с целью повышения быстродействия устройства и обеспечения одновременного использования одной и той же зоны памяти устройства обмена для приема и выдачи информации, устройство содержит в регистрах записи и чтения вторые числовые части, второй дешифратор, второй и третий узлы модификации, причем выход разрядов второй числовой части регистра чтения соединен с входом второго дешифратора и одним входом второго узла модификации, другой вход которого соединен с первым входом третьего узла модификации и с первым выходом второго дешифратора, второй выход которого соединен с вторым выходом устройства, а третий выход второго дешифратора соединен с вторым входом третьего узла модификации, третий вход которого соединен с соответствующим входом блока памяти и выходами разрядов адресной части регистра чтения, выходы второго и третьего узла модификации соединены с входами соответственно разрядов. адресной и второй числовой части регистра записи.

455345

2 !

1

Составитель Ф. Шагиахметов

Текрел Г. Васильева Корректор Е. Кашина

Редактор И, Грузова

МОТ, Загорский филиал

Заказ 364 Изд. ¹ 1969 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5