Патент ссср 453711

 

(tt) 4537ll

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Реслублик (61) Зависимое от авт. свидетельства (22) Заявлено 22.11.72 (21) 1849194/18-24 (51) M. Кл. G 06j 1/02 с присоединением заявки №

Государственный комитет

Совета Министров СССР во делам изобретений и открытий (32) Приоритет

Опубликовано 15,12.74. Бюллетень ¹ 46

Дата опубликования описания 03.02.75 (53) УДК 681.326(088.8) (72) Авторы изобретения А. В. Каляев, О. Н. Пьявченко, В. В. Владимиров и И. Ф. Сурженко (71) Заявитель

Таганрогский радиотехнический институт (54) ПОСЛЕДОВАТЕЛЪНЪ1Й ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении цифровых интегрирующих машин.

Известен последовательный цифровой интегратор, содержащий четыре сумматора, блок умножения, два элемента задержки, преобразователь кода, регистры подынтегральной функции и с L-го приращения функции, выходы которых соединены соответственно с первым и вторым входами первого сумматора, выход которого подключен ко входу регистра подынтегральной функции и через первый элемент задержки — к первому входу второго сумматора, регистр (i+ 1) -го приращения функции, выход которого соединен со вторым входом второго сумматора, регистр суммы приращений, вход которого подключен к выходу третьего сумматора, Недостатком известного интегратора является его сложность.

Цель изобретения — упрощение интегратора.

Поставленная цель достигается тем, что интегратор содержит регистр остатка, коммутатор, четыре входа которого соединены соответственно с выходами регистра суммы приращений, регистра остатка, четвертого сумматора и преобразователя кода, вход которого подключен к выходу регистра (i+1)-го приращения функции; выход этого регистра подключен также к собственному входу, а два выхода коммутатора подключены ко второму входу третьего сумматора и входу блока ум5 ножения, выход которого соединен с первым входом третьего сумматора, дополнительный элемент задержки, вход которого подключен к выходу второго сумматора, дополнительный сумматор, первый вход которого соединен с

10 выходом дополнительного элемента задержки, второй вход подключен к выходу второго сумматора, а выход через второй элемент задержки подключен к первому входу четвертого сумматора, второй вход которого соеди15 нен с выходоM регистра t-го приращения функции.

На чертеже представлена блок-схема интегратора, где: 1 — регистр подынтегральной функции; 2 — регистр -го приращения функ20 ции; 3 — регистр (i+1)-го приращения функции; 4 — регистр остатка; 5 — сумматор; б— элемент задержки; 7 — сумматор; 8 — элемент задержки; 9 — сумматор; 10 — элемент задержки; 11 — сумматор; 12 — преобразова25 тель кода; 13 — коммутатор; 14 — блок умножения; 15 — сумматор; 16 — регистр суммы приращений.

Устройство работает следующим образом.

Алгоритм интегрирования. реализованный в

30 интеграторе, имеет вид:

453711 — м Ч)

Yprl — YPr (l-I) + 2 л> г

Ч гг(l+I) Ч у (I t ц л>, л>

1=ч ч+1>..., l — 1;

+ 2 1 р Ч qr(1+1)

V> г1 Y л> л>

V (1,ц

Сумма

V Y qã(l-«) л>

Ч >гй(1+ 1) л>

OYa(I+ ц

Ы приращение теля блока

V Yqr(I

ОК,ц

ЧЯ (1+ц

=(12Ур,1+6 2 "()+

+2

-Л pri Ч qr(l+I) Ч рг(1+1) V чг) л> / л> Ы Ы если j7j(, ц — 1 и O« — — O n1>H j = v, Ч>ги(1+ц и 1 Ч "(+Ц 0> и l

4Y (12 Л) Л)

OY 1 S

=ПР +

0У гг.

Ы 12 Ы Ы

p=O,1,...,L, L+1,...,H; q=O,1,...,1;

r=1,2,...,L, L+1,...,H, H+1,...,Е;

k=О,1,...,L; Y,=х; Y =const (р=L+1, L+2 "H); Y,(xâ) = Y„ где Yð,l — квантованное значение подынтегральной функции в точке х;;

ЬY = 2- г квант величин У„и V Y;

Ч Y рr(l-а) квантованное значение приращения л> подынтегральной функции в точке

x(l„) (а=О, — 1); квантованное значение приращения переменной интегрирования в точке

x(I „), (а=О, — 1); квантованное значение приращения

k-ой функции в точке x(l+l>,. остаток квантования приращения

k-ой функции в точке х(1+1>, о

П г — 11 — пРизнак окончаниЯ сУммиРованиЯ приращений;

Рс А> — функция расчленения, позволяющая из числа А выделить число с С-го по В-ой разряд включительно.

В регистр 1 заносится (i — 1) -е значение подынтегральной функции YPr(l ц, в реги стр 2 — приращение

V Yprl в регистр 3— л>

V) рг(1+Ц в регистр множил> умножения 14 — приращение прн П(„=1 в регистр 4 — остаток

В блоке формирования ординат (регистры

1 — 3, сумматоры 5, 7, 9, 11, элементы задепжки 6, 8, 10) вычисляется новое значение подынтегральной функции

5 у V prþ

1 рг1 — У pr(l — 1) + 2 Л) перезаписываемое в регистр 1 и уточненное среднее значение подынтегральной функции

121 + 6 2 — л Рг«-ц+ 2-н — Ч> > л> поступающее через коммутатор 13 в блок умножения 14. В блоке умножения вычи ляется произведение

П, = 12Y +6 2 Р (+ )+

l r prg Л>,. поступающее на вход сумматора 15, на второй вход которого поступает содержимое регистра 16

25 г= — 1

Ч j(l+1) +П

Ы

j=v вычисляемая на сумматоре 15, записывается

35 в регистр 16. В процессе вычислений прираЧ > рг(1+Ц щение поступающее из регистра

Л>г

3 на сумматор 7, перезаписывается в регистр

3. Входы коммутатора 13, соединенные с вы40 ходом преобразователя кода 12 и регистра 4, при этом заблокированы.

После описанных действий в регистр множителя блока умножения 14 записывается

Ч> ггг > г 1+1

45 приращение " . Приращение

Ы dY

V Y pr (l + I) 3 через преобразователь кода и л} коммутатор 13 поступает в блок умножения 14.

Произведение П„=

Ч> рг<,+1) VYqri л> л> вычисляемое в блоке умножения 14, посту55 пает на сумматор 15. На второй вход сумматора 15 из регистра 16 через коммугатор 13

r=I

1 1 VS1(«I поступает сумма + П„. Входы

Ы

j=» коммутатора 13, связанные с выходом сумматора 11 и регистра 4 заблокированы. Сумма

Ч j(1+ц j(1+ц +j7 +gy

s л5

dY л> г Qr>

65 j=v /=ч

453711 вычисляемая на сумматоре 15, записывается в регистр 16. При П „=О вычисления в г-м интегрировании на этом заканчиваются. Новое значение подынтегральной функции У„„; из регистра 1 записывается в память.

При П,„=1 в регистр множителя блока умножения 14 записывается коэффициент 1/12.

Неквантованное приращение

r iг(1+1) + V 1 (i 1) Л) Л). из регистра 16 через коммутатор 13 поступает в блок умножения 14. Произведение 1/12, вычисляемое в блоке умножения

V Srr(i+1)

hY

14, поступает на вход сумматора 15. На второй вход сумматора 15 из регистра 4 через

ОУ,, коммутатор 13 поступает остаток . ВхоЛ). ды коммутатора 13, связанные с выходами сумматора 11 и преобразователя кода 12, при этом заблокированы.

VSrr(i+1) О 1

Сумма

Л) Л).

+ Л с выхода сумматора 15 записывается в регистр 16. На этом вычисления заканчиваются.

7YA(+1)

Квантованное приращение () и ноЛ?

О) д(i - ц вое значение остатка за (исываются

Л) в память.

П р ед м ет изобретения

Последовательный цифровой интегратор, содержащий четыре сумматора, блок умножения, два элемента задержки, преобразова гель кода, регистры подынтегральной функции и с

i-го приращения функции, выходы которых соединены соответственно с первым и вторым входами первого сумматора, выход которого подключен к входу регистра подынтегральной функции и через первый элемент задержки— к первому входу второго сумматора, регистр (1-+ 1) -го приращения функции, выход которого соединен с вторым входом второго сумматора, регистр суммы приращений, вход которого подключен к выходу третьего сумматора, отличающийся тем, что, с целью упрощения интегратора, он содержит регистр остатка, коммутатор, четыре входа которого соединены соответственно с выходами регистра суммы приращений, регистра остатка, четвертого сумматора и преобразователя кода, вход которого подключен к выходу регистра (i —; 1) -го приращения функции, выход кото25 рого подключен к собственному входу, а два выхода коммутатора подключены к второму входу третьего сумматора и входу блока умножения, выход которого соединен с первым входом третьего сумматора, дополнительный элемент задержки, вход которого подключен к выходу второго сумматора, дополнительный сумматор, первып вход которого соединен с выходом дополнительного элемента задержки, второй вход подключен к выходу второго сум35 матора а выход через второй элемент за) держки подключен к первому входу четвертого сумматора, второй вход которого соединен с выходом регистра i-го приращения функции.