Устройство формирования одиночного импульса

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЙТЕЛЬСТВУ (11), 443468

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства 28504 (22) Заявлено Е2 ° OI 73 (21)I878I38/26 9 (51) М Кл.

Н 03к 5/ОЕ с присоединением заявки—

Гасударственный намнтет

Саввта Мнннстрав СССР аа делам изоаретеннй и атнрытнй (32) Приоритет— (5З) VllK 63I 373 ,53Е(088.81

ОпубликованоI5 09 7 Бюллетень № 34 ,;Дата опубликования описания Й т1.74. (72) Автор изобретения

В. II. ПОЙОСУХИЫ (71) Заявитель (54) УСТРОЙСТВО ФОРМИРОВАНЖ ОДИНОЧЫОГО

ИМПЕ А

Изобретение относится к области импульсной техники.

По основному авт.св. )в 285047 известно устройство формирования импульса содержащее входной триггер, 5 триггер ормирования выходного сигнала и триггер памяти.

Недостатком известного устройства является невозможность получения заданного числа импульсов с за- 10 данной длительностью.

С целью расширения функциональных возможностей в предлагаемом устройстве между нулевым выходом триггера памяти и единичным входом 15 входного триггера включен блок задержки по заднему фронту импульса, выполненный на двух последовательно соединенных инверторах с конденсатором, включенным между общей точ-20 кой соединения инверторов и общей шиной, а между единичным выходом триггера формирования выходного импульса и единичным входом триггера памяти включен блок задержки по 25

2 переднему фронту импульса, выполненныи на четырех последовательно соединенных инверторах с конденсатором, включенньпл между общей точкой соединения второго и третьего инверторов и общей шиной.

На чертеже дана блок-схема предлагаемого устройства формирования одиночного импульса.

Устройство содержит входной триггер Х, триггер 2 формирования выходного сигнала, триггер 3 памяти, блок 4 задержки по заданному фронту импульса, состоящий из инвер торов 5,6 и конденсатора 7, и блок

8 задержки по переднему фронту импульса, состоящии из инверторов 9-Х2 m конденсатора ЕЗ. Устройство имеет выходы I4 и I5, входы I6 и I7

Устройство работает следующим образом.

На вход Е6 подается управляющий сигнал, от которого срабатывает и переходит в нулевое состояние входной триггер I, тем самым раз443468

3 решая срабатывание триггера 2 от первого, после подачи сигнала упавления импульса синхронизации. иггер 3 переходит в нулевое состояние, переводя в нулевое состояние и триггер памяти, блок задержки по заднему фронту через время 1 переводит в нулевое состояние триггер I, который, в свою очередь, переходйт в единйчное состояние.

Эа время 1 на выходе триггера

2, являющегося первым выходом устройства, появляется II импульсов, по длительности равных длительности входных импульсов синхронизации, на втором выходе устройства появляется и импульсов длительностью

ФС ) Е

1 7 . где;à — длительность импульсов синР низэции на входе I6;

Š— длительность импульсов на втором выходе.

Длительность Е определяется конденсатором I3 блока 8 (переход из логического "О" к логической

НЕи)

В течение времени 1 триггер I удерживается в нулевом состоянии. и обеспечивает прохождение и импульсов длительностью на выход

Я и и импульсов длительностью на второй выход. После перехода триггера I в единичное состояние триггер 3 от n + I импульса не срабатывает.

В предлагаемом устройстве возможно получение как одиночного импульса длительностью с на выходе

I4, так и длительностью Е на выходе I5, а также заданного числа импульсов длительностью на выходе

I4 и длительностью

I5. Количество импульсов определяется конденсатором 7, длительность импульсов на выходе I5 — конденса1в тором ЕЗ.

Предмет изобретения устройство формиров ж ночного импульса по авт.св.й 285047, отличающееся тем, что, с целью расширения функциональных возможностей, между нулевым выходом триггера памяти и единичным

zo входом входного триггера включен блок задержки по заднему фронту импульса, выполненный на двух последовательйо соединенных инверторах с конденсатором, включенным между

25 общей точкой соединения инверторов и общей шиной, а между единичным выходом триггера формирования выходного импульса и единичным входом триггера памяти включен блок задержзо ки по переднему фронту импульса, выполненный на четырех последовательно соединенных инверторах с конденсатором, включенным между общей точкой соединепия второго и третьего инверторов и общей шиной.

Сос авртель Вф КОМИССВДОВ

Редак (ор Ме МОДОЗОВИТехред

Тираж И1

4аааа 59

Изд. Xj7

Поднисное

Il! !ирпятие «!!а сиг», Москва, Г-59, Бережковская наб., 24

l ll1l111l ll1 осударствеиного когвитета Совета Министров СССР ио делан изобретений и открытий

Москва, 113035, 1 аушская наб., 4