Фазовый компаратор

ОПИСАНИЕ пп 434562

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 29.03.72 (21) 1765780/26-9 с присоединением заявки ¹ (32) Приоритет

Опубликовано 30.06.74. Бюллетень ¹ 24

Дата опубликования описания 11.11.74 (51) М, Кл. Н 03d 13!00

Гасударственный комитет

Совета Министров СССР оо делам изобретений и открытий (53) УДК 621.376.432 (088.8) (72) Авторы изобретения

Р. Д. Бай и Г. И. Широченко (71) Заявитель (54) ФАЗОВЫЙ КОМ ПАРАТОР

Изобретение относится к автоматике и телемеханике.

Известен фазовый компаратор, содержащий триггер, в цепи запуска которого включены две импульсно-потенциальные схемы совпадения.

Недостаток этого фазового компаратора состоит в его низкой точности.

Цель изобретения — повышение точности в работе фазового компаратора.

Эта цель достигается тем, что он содержит второй триггер с двумя импульсно-потенциальными схемами совпадения в цепи запуска, причем потенциальные входы обеих схем совпадения подключены параллельно и соответственно к источникам прямого и инверсного сигнала прямоугольной формы одной из сравниваемых частот, их объединенные импульсные входы подключены соответственно к источникам прямого и инверсного сигнала прямоугольной формы другой сравниваемой частоты, а выходы триггеров подключены к двум последовательно соединенным основной и дополнительной логическим схемам.

На фиг. 1 изображена блок-схема предлагаемого фазового компаратора; на фиг. 2— принципиальная схема фазового компаратора.

Схема компаратора работает следующим образом.

На схеме b, b — прямой и инверсный частотные сигналы, подаваемые параллельно и соответственно на потенциальные входы схем

1, 2 и 3, 4 совпадения; а, а — прямой и инверсный сигналы, подаваемые соответственно на объединенные импульсные входы этих схем; Ы» d2 — выходные сигналы триггеров 5 и б; С вЂ” выходной сигнал логической схемы

7; D — выходной сигнал логической схемы 8, т. е. общий выход схемы компаратора.

Результирующий сигнал D, характеризующий знак рассогласования по фазе между сигналами а, а и b, b на входе, вырабатывается на основании сравнения сигналов d» d> и d»

d2 триггеров, с учетом предыдущего исходного состояния схемы компаратора, при котором эти сигналы совпали, т. е. d,=d2=0 или d =

20 = 4= 1.

Исходные состояния схемы характеризуют устанавливающийся режим на входе компаратора (частоты сигналов на входе равны) и различаются знаком рассогласования по фазе между сигналами на входе а, а и Ь, b; состояние d —— 4=0 имеет место, когда сигналы а, а опережают сигналы b, b; состояние d — — d2 — — 1 имеет место, когда сигналы b, b опережают

30 сигналы а, а.

434562

Схема работает так, что если исходное состояние соответствует d > — — 4 = О, то сйгй ал ы на выходах логических схем 7 и 8 принимают соответственно значения C=1; D==0, а в переходном режиме изменение состояния любого триггера приводит к появлению выходного сигнала схемы компаратора D=1, который сохраняется вплоть до достижения другого исходного состояния, соответствующего d> ——

=d.=1; С=О; если исходное состояние соответствует d =d>=1, то сигналы на выходе логических схем 7 и 8 принимают значения

C=O; D= 1, а в переходном режиме изменение состояния любого триггера приводит к появлению выходного сигнала схемы компаратора D=O, который сохраняется вплоть до достижения первого исходното состояния d,=

=d O; С=1.

В этом случае компаратор имеет запаздывание, не превышающее длительность полупериода частоты сигнала а, а, что увеличивает его быстродействие и динамическую точность.

Работа схемы компаратора по описанному алгоритму обеспечивается включением на выходе его логических схем 7 и 8, реализующих соответственно уравнения:

C=d,Ñ+Ыс+ d, d„

D = d, . dg + (d, d, + d, .,) С.

Предмет изобретения

Фазовый компаратор, содержащий триггер, в цепь запуска которого включены две импульсно-потенциальные схемы совпадения, о тл и ч а ю щ и и ся тем, что, с целью повышения точности в работе компаратора, он содержит второй трйггер с двумя импульсно-потенциальными схемами совпадения в цеци заyQ пуска, причем потенциальные входы обеих схем совпадения подключены йараллельно и соответственно к источникам прямого и инверсного сигнала прямоугольной формы одной из сравниваемых частот, их объединенные им15 пульсные входы подключены соответствейнд k источникам прямого и инверсйого сигйаЛа прямоугольной формы другой сравниваемой частоты, а выходы триггеров подключены к двум последовательно соединенным основной и дополнительной логическим схемам, реализующим соответственно уравнения:

С = d,C + d,ñ + d, dÄ.

D =d, d, +(d, d,+d, d,)C, 25 где С вЂ” выход основной логической схемы;

d>, d — прямые выходы триггеров;

d)i d2 — инверсные выходы триггеров;

D — выход дополнительной логической схемы, являющийся выходом фазового компаратора.

434562

"г

Ри8 2

Редактор M. Бычкова

Корректор 3. Тарасова

Заказ 3013/7 Изд. № 1796 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Л!осква, 51(-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 (1 z

Составитель О. Радоминов

Техред Н. Куклина