Оперативное запоминающее устройство системы 2!/2д на ферритовых сердечниках
ОП ИСАН ИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
it»432597
Союз Советских
Социалистических
Республик (6!) Зависимое от авт. CB::детельства
1511 Ч, Кл. G 11с 7/00 (22) Заявлено 28.04.71 (21) 1647358/18-24 с присоединением заявки— (32) Приоритет—
Опубликовано 15.06.74. Бюллетень х; 22
Дата опубликования описания 01.09.75
Государственный комитет
Совета Министров СССР ло делам изобретений и открытий
1од) х Д1; 681.32ю.66 (088.8) (72) Авторы изобретения
С. С. Бугреев и В. С. Руд (71) Заявитель (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
СИСТЕМЫ 2 /вД НА ФЕРРИТОВЫХ СЕРДЕЧНИКАХ
Данное изобретение относится к области вычислительной техники и предназначено для использования в цифровых э7ектронных Bbl1ислительных машинах.
Известны операти|вные запоминающие устройства системы 2 /2Д на ферритовых сердечниках (ОЗУ), в которых считанные сигналы с накопителя — двухполярные, что требует применения специальных схем выпрямления.
К недостаткам таких ОЗУ следует отнести сложность схем выпрямления, что снижает надежность работы.
С целью повышения надежности работы
ОЗУ системы 2 /вД на ферритовых сердечниах в устройство введен дешифратор полярности, входы которого подключены к выходам регистра адреса, а выходы — ко входам дешифратора выборки.
Блок-схема устройства показана на чертеже.
Предлагаемое устройство содержит: регистр а 7ðåñ3 1, связанный с дешифратором выборки 2, соединенный с олоком памяти накопителем 8; датчик тактов 4 со связью на регистр адреса 1; усилители считывания 6; регистр числа 6, подключенный к дешифратору выборки 2; дешифр"òîð,,полярности 7, связанный с регистром адреса 1 и дешифратором выоорки 2.
Работает 0ЗУ следующим образом. На з0 вход регистра адреса 1 поступает код адреса, а на вход датчика тактов 4 — сигнал ооращения к ОЗУ. В соответстзп:1 с временной
7иаграммой, вырабатываемой датчиком тактов 4, дешифратор выборки 2 расшифровыB3LT 1<07, андреса с регистра 37pBс3 1 11 формиоует и адресно-разрядных токов (II — число разрядов в числе) и один адресный ток, полярность которь|х определяется дешифратором полярности 7 в зависимости от направления прошивки съемного провода в данном числе блока памяти 8. Если направление npoli. IBêIl прямое, считывание производится Iloложительным током, а если обратное — отрицательным.
При этом на съемном проводе блока памяти 8 будут в обоих случаях возникать сигналы одной и той же полярности, которые через усилители считывания 6 поступают на регистр числа 6. Стробирование усилителей считывания 5 и съем числа с числового регистра
6 производится в соответствии с временной д113граммой, задаваемой датчиком тактов 4.
За.п1cь числа B б70I п3.11ята 8 с регистра числа 6 токами, .7-0,7ярность которых противоположна полярности токов считывания.
Введение дешифратора полярности позво7ÿåò получать однополярные считанные сигПр сдм ст;! зоб ретсн ия
Г
1
Составитель В. Вакар
Те.(пед Г. Васильева
Редактор Л. Цветкова
Короектор и. Симкчна
Заказ 502/969 Изд. \ е 1717 Т !раж 591 Г1одппсное
ПНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Ж-35, Раушская наб., д, 4/5
Тип. ларьк. Фил. пред. «Патент» налы, уиро (аст с.;ему ОЗУ и НOBbl icT нядежио ть его раооты.
О !срятивное Заиозlиь!»Iои;се устр01!с гво с!1стемы 2 /вД иа ферритовых сердечник»х, содержащее регистр адреса, выходы кото-,.O;o подклlО Iсны I(o Вход»ни де!ни(17ратора 13ыб70рк! 1, выходы которого соед:шены со входами накопителя иа фсрритовых сердечниках, выход,i н»коиитсля иодклю-lcHb) ко «ходам регистр,! числя чсрсв усилители считы13ани11, выход сг i! c т 17 3. i 1 ñ, 1 я i Од; l lo l с н ко в хо д 3 м . jc ш и ф р »тора выборки, а датчик тактов своими Bbixo дами подключен ко входам регистра адреса,,(сшифратор» выоорки, усилителей считывания и рег!!стра числа, or Iè÷àioöååcÿ тем, что, С ЦСЛ Ь!О 110ВЫШСНИЯ H 33CIKHOCTJI P 3 OOTbl ЭТО 0 устройства, в него ввсдси дсш!!фратор:.о10,1klpHocTH| вхо ibl J(oTop010 подал!о !(: ы ходам реп стра адрес», à выход!я — ко вхо1ам Дс1иифР!1тОР» BblooPHil.
