Патент ссср 422002
422002
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
Союз Советских
Социалистических
Реслублик
К А-ВТОРСКОму СВИДЕТ ЕЛьСТВУ
Зависимое от авт. свидетельства—
Заявлено 18.05.72 1783830118-24
М. (хл. G OGg 7 48 с присоед(шепнем заявки ——
Приоритет—
Опубликовано 30.03.74. Бюллетень ¹ 12
Государственный комитет
Совета Министров СССР
nq делам изобретений и открытий
УДК 681.333(088.8) Дата опубликования описания 22.1.75
Авторы изобретения
В. А. Анцут, В. В. Васильев, А. Г. Додонов, Е. А, Ралдугин и
В. M. Шишмарев
Институт электродинамики AH Украинской ССР
Заявитель
УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФИКОВ
Изобретение относится к области электрltческого моделирования аналоговой вычисл .lтельной техники.
Известные устройства для моделирования сетевых графиков содержат генератор импульсов, блок автоматического формирования тополОГии, б.ЧОК х ttpaBëå?Iия и Олок модслсй ветвей, число которых соответствует числу ра(ют сетевого графика, выполненный в вид( формирователя временных интервалов, задатчиков 3дрссoB начального ll конечного узлов
I1 ЛОГИЧССКИХ СХСМ.
С келью попьппсния быстродсйстии II прощения устройства, каждая модсль вств:I предло)кеииого устроиства содержит триггеры, первы(входы которых сосдииеш! с выходо.и
О ЧОI(cl формl!pОВаиит! Временных !11!Т(. p133,1013, второй Вход llvpBoBo триггера подключен и первому Входу второго элемента «И», к второму Входу которого II к третьему, входу п.рвого элсмсч!та «1(» иодкл!очены выходы второг;) триГГ(. р 3, Входь! з((датчикоВ адрссов к!Iждой модели 13OTBII (О(дни(нь! с Вь! Ходом псpBot <) )лсмснт(! «И )1 И>> (), I ol(tl (рорм и рОВ(1 пня Totlo .IoI lt tt, (Од(р 1(3 tllcl o Второй элс)!снт «ИЛИ», подключенный через инвертор к второму элементу «И», и последовательно соединенные гретий элемент «И» и третий элемент «ИЛИ», выход и вход которого подключены соответственно и входу и второму выходу блока управления, причем псрвьш выход генератор;-1 импульсов соединен с вторым входом второго элемента «И» блока формирования топологии, выход которого подключен и входу формирователя врсменш.)х интервалов каждой модели ветви, вход олока управления соединен с четвертым входом первого элемента «И» каждой модели ветви, выход первого триггера каждой модели ветви подключен к входу второго эле1(1 мента «ИЛИ» блока формирования тополопш, 3 выход второго элемента «ИЛИ» каждой модели ветви соединен с входом третьего элс мснта «И» Олока формирования топологии.
На чсртсж(ltpttB(дсна блок-схема прсдла1 > гасмого устройства.
Устройство содержит Олок 1 модслсй встви, Олок 2 формпров!Iния тополоГии, Очок,) управления, г(н(ритор импульсов 1.
Блок 1 мод(лсй ветви предлагаемого устройства (. o7(p)I(IIT 3 25 В качестве задатчиков адресов 5, 6 могут быть использованы счетчики импульсов, регистры сдвига, дискретные линии задержки и т. и.; в дальнейшем при описании работы устройства в качестве задатчиков адресов ), 6 будут рассматриваться счетчики импульсов. 422002 Блок 2 автоматического формирования топологии содержит элементы «И» 14, 15, 16, элементы «ИЛИ» 17, 18, 19 и инвертор 20. Все модели ветвей соединены с блоком автоматического формирования топологии H с генератором импульсов 4. Работает устройство следующим образом. Генератор импульсов 4 вырабатывает импульсы Л и Б, сдвинутые друг относительно друга. Предварительно в задатчики адресов 5, 6 заносятся соответственно адреса начального и конечного узлов ветвей сетевого графика. В формирователь 7 временного интервала заносится длительность ветви, а триггеры 8, 9 — устанавливаются в нулевое состояние. Для запуска всех моделей ветвей, выходящих из начального узла, блок формирования топологии — подает на входы задатчиков адресов 5 и 5 каждой модели ветви импульсов серии В до тех пор, пока на выходах задатчиков 5, в которых записан адрес начального узла, не появляется сигнал. В этот момент блок 8 управления прекращает подачу импульсов серии Б из блока формирования топологии и одновременно с импульсом Б подает на вход элемента «И» — 10 всех моделей ветвей пусковой импульс из блока формирования топологии 2. При этом в модели ветви импульс серии Л поступает на другой вход элемента «И» 10. Сигнал с нулевого выхода триггера 9 поступаеч на третий вход элемента «И» 10, Во всех моделях ветвей, выходящих из начального узла сетевого графика, сигнал с выхода задатчика 5 адреса начального узла поступит на четвертый вход элемента «И» 10. Выходной сигнал элемента 10 разрешает для формирователя 7 временного интервала счет импульсов серии 4, поступающий на его вход из блока формирования топологии. Отсчитав число импульсов, пропорциональное длительности данной ветви, формирователь временного интервала выдает сигнал, который устанавливает в состояние «1» триггера 8 и 9. С единичного выхода триггер» 8 сигнал поступает в блок формирования топологии на один нз входов элемента «ИЛИ> 17, к остальным Входам KQTopol0 подсоединены одноименные выходы остальных моделей ветвей. Пройдя через элемент «ИЛИ», сигнал поступает на вход инвертора 20, который вырабатывает запрет на одном из входов элемента «И» 15, второй вход которого соединен с генератором импульсов 4, поэтому серия импульсов А больше не поступает на вход формирователей временных интервалов всех моделей ветвей. Одновременно с выхода элемента «ИЛИ» 17 на один из входов элемента «И» 16 поступает разрешение, и через элемент «И» второй вход которого соединен с генератором импульсов 4, серия импульсов Б, пройдя элемент «ИЛИ» 18, поступает на входы задатчиков адресов всех моделей ветвей. Серию импульсов Б начинают считать од5 10 ! 25 зо 35 чо 65 новременно задатчпкп адресов узлов 5 и 6. Сигнал переполнения с выхода задатчпка адреса 6, в который записан адрес конечного узла ветви, устанавливает в нулевое cocroJIJJJJ« триггер 8 и поступает на вход инвсртора 12 и на первый вход элемента «И» 11. Если ветвь, в которой в данный момент времени появился импульс па выходе задатчпка адрес1 6, уже закончилась, то с выхода триггера 9 сигнал через элемент «И» (1 проходит на первый вход элемента «ИЛИ» 18 и далее поступает в блок формирования топологии íà вход элемента «И» 14, к остальным входам когорого подсоединены одноименные выходы элементов «ИЛИ» остальные моделей ветвей, Если данная ветвь еще не закончилась, то сигнал с выхода триггера 9 не поступает на вход элемента «И» 11 и через него на вход элемента «ИЛИ» 18. Таким образом, разрешающий потенциал в этот момент времени от этой модели ветви отсутствует на одном из входов элемента «И» олока 2 формирования топологии. В моделях ветвей, конечный узел которых не сформирован в данный момент времени, сигналы с выходов задатчиков адреса 6 не поступают на входы инвертора 12 и с выходов инверторов 12 разрешающие потенциалы «срез элемент «ИЛИ» 18 поступают на соответствующие входы блока формирования топологии, т. е, разрешающий сигнал отсутствует только в тех моделях ветвей, которые входяг в рассматриваемый узел, но егце не закончились. Если же сигнал на входах элемента «ИЛИ» отсутствует, то это значит, что все ветви, входящие в данный узел, закончились, и на выходе элемента «И» 14 появляется разреша|ощпй сигнал, который поступает через элеменг «ИЛИ» 19 JJa вход элемента «И» всех моделей ветвей. Так как задатчики адресов 5 и 6 одновременно считают импульсы, то на выходах задатчиков адресов 5 ветвей, выходящих нз рассматриваемого узла, будут разрсшающщ. потенциалы, которые поступают на входы элементов «И» 10, Если на последш1х имеются в этот момент времени разрешающие потенциалы, то формирователи временного интервала будут подготовлены для отсчета серии импульсов А. Импульсы серии Ь поступают HH входы 33:Jàò инков адресов всех моделей ветвей до тех IIop, пока хотя бы один Ilç триггеров 8 находится в единичном состоянии, После того, как все триггсры 8 установлены в нулевое состояние BJ.Ixo+IJJ.IIJH сигналами соотвстствующпх задатчиков адреса 6, блок формирования топологии запрещает подачу импульсов Б на входы задатчиков адресов 5 и 6 и разрешает поступление импульсоь А на вход формирователя 7 временных интервалов. В моменты формирования сигнала конечного узла сетевого графика на входе элемента «И» 422002 Составитель Е. .Гимохииа Редактор И. Орлова Техред Е. Борисова Корректор EI. Аук Заказ 5585 Изд. М 1426 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-35, Раушская наб., д. 4 5 Череповецкая городская типография устройство управления останавливает решение. Ci, ммарнос количество пмпул1-сов, поступившее на входы формирователей временного интервала с начала счета, равно велlf IIIII длиннейшего пути. Предмет изоорстсíttя Устройство для моделирования сетевых гр»фиков, содер>кащее блок управления, первый выход которого подклочен к первому вход первого элемента «ИЛИ» блока формиров»ния топологии, блок моделей ветвей по числу работ сетевого графика, каждая из которых выполнена в виде задатчиков адресов, выходами соединенных с элементами «И», прпче>п выход первого элемента «И» соединен с входом формирователя временных интервалов, вход второго элемента «И» соединен через инвертор с первым входом элемента «ИЛИ», к второму входу которого подключен выход второго элемента «И», генератор импульсов, первый и второй выходы которого подключены соответственно ко второму входу первого элемента «И» каждой модели ветви и к первому входу первого элемента «И» блока формирования топологии, второй вход которого соединен с входом инвертора блока формирования топологии, отличаюи1ееся тем, что, с целью упро щения устройства и повышения его быстродействия, в Ilt м каждая модель ветви содержит триггеры, входы которых соединены с формирователем временных интервалов, причем второй вход первого Tplll I åðà подключен к перво5 му Входу второго элем HT3 <<И», к Второму входу которого и к третьему входу первого эл(ilpllT» «И» подкл!Очсны Выходы BTopого триггера, входы задатчиков»дрссов каждой модели ветви coB3IIIII. llht с выходом первого ш элемента «11ЛИ» блока формирования тополопш, содсржащсto второй элемент «ИЛИ», подключенный через инвертор к второму элементу «И», и последовательно соединенныс третий элемент «И» ll третий элемент «ИЛИ», выход ll вход которого подключены соответственно к входу II второму выходу блока управления, причем первый выход генератора импульсов соединен с вторым входом второго элемента «И» блока формирования тополопш, выход которого подключен к входу формирователя временных интервалов каждой модели ветви, вход блока управления соединен с четвертым входом первого элемента «И» каждой модели ветви, выход первого триггера каждо1 модели ветви подключен к входу второго элеi1ента «ИЛИ» блока формирования топологии, а выход второго элемента «ИЛИ» каждой модели ветви соединен с входом третьего элмснта «1Л» блока формирования тополоппк зо
