Патент ссср 411568
ВС -.;с ..
Еатентно-::
1 ли ..;...„ p„
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистимеских
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №вЂ”
М. Кл. H 0211 3/38
Заявлено 14.Х.1970 (№ 1484148/24-7) с присоединением заявки №
Приоритет
Опубликовано 15.1.1974. Бюллетень № 2
Дата опубликования описания 6Х1.1974.
Государственный комитет
Совета Министров СССР по делам изобретений и открытий
УДК 621.317.37(088.8) Авторы изобретения В. Е. Поляков, А. А. Троцеико, В. П. Федотов и Ю. К. Шарнин
Заявитель
УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ
ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН
Известны устройства для сравнения фаз электрических величин с промежуточным преобразованием фазового сдвига во временной интервал. Недостатком таких устройств является наличие отдельных узлов формирования и преобразования импульсов, что усложняет их схему.
Для упрощения предлагаемое устройство содержит две логические схемы «Запрет», основные входы которых зашунтированы стабилитронами, и выходы соединены со схемой
«ИЛИ». Запрещающий вход первой схемы
«Запрет» соединен с основным входом второй схемы, а запрещающий вход второй схемы
«Запрет» — с основным входом первой схемы.
На чертеже дана схема описываемого устройства.
Для ограничения амплитуды входного сигнала на входы 1 и 2 первой и второй логических схем «Запрет», соответственно, включены стабилитроны. Первая схема «Запрет» выполнена на транзисторах 3 и 4, а вторая — на транзисторах 5 и 6. Коллекторы транзисторов
4 и 6 через схему «ИЛИ», выполненную на диодах, подключены к выходу 7 устройства.
Вход 1 первой схемы «Запрет» через резистор соединен с базой транзистора 6 второй схемы
«Запрет», а вход 2 второй схемы «Запрет» также через резистор — с базой транзистора
4 первой схемы «Запрет».
За сигнал в схеме принимают отрицательный потенциал. При отсутствии входных сигналов транзисторы 3 и 5 закрыты положительным напряжением смещения. Транзисто5 ры 4 и 6 открыты за счет отрицательного потенциала на коллекторе транзисторов 3 и 5, соответственно. На выходе 7 схемы сигнал отсутствует. При появлении сигнала на входе 1 и отсутствии его на входе 2 транзистор 3 от10 крывается, а транзистор 4 закрывается и на выходе 7 появляется сигнал (отрицательный потенциал) . Сигнал на выходе появляется также при наличии сигнала на входе 2 и отсутствии его на входе 1. При появлении сигналов
15 на обоих входах 1и 2 транзисторы 3 и 5 открываются, но транзисторы 4 и 6 открываются за счет подачи отрицательного потенциала на их базы со входов 2 и 1, соответственно, поэтому сигнал на выходе отсутствует.
При использовании предложенного устройства в схемах защиты шин на каждый из входов 1 и 2 включают логические элементы
«ИЛИ», причем на входы одного из элементов
25 «ИЛИ» подключают зажимы промежуточных трансформаторов, подключенных к трансформаторам тока, обращенные в сторону шин, а на входы другого элемента «ИЛИ» — зажимы, обращенные в сторону от шин. При использо30 вании устройства в схемах защит трансфор411568
Составитель Л. Корнеева
Техред Т. Ускова
Корректор E. Хмелева
Редактор А. Пейсочепко
Заказ 1573)2 Изд. № 1183 Тираж 722 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 7К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 маторов к одному из элементов «ИЛИ», выход которого связан со входом 1, подключают зажимы промежуточных трансформаторов, обращенные в сторону от защищаемого трансформатора, а к другому элементу «ИЛИ», выход которого связан со входом 2,— зажимы, обращенные в сторону защищаемого трансформатора. Если устройство используют в качестве измерительного органа реле направления мощности, то на один из входов подают напряжение, пропорциональное току защищаемого присоединения, а па другой — напряжение, пропорциональное напряжению сети.
Для регулирования угла срабатывания и выход устройства включают различные временные элементы или интегрирующий элемент, к выходу которого подсоединяют пороговый элемент.
Предмет изобретения
Устройство для сравнения фаз электрических величин, содержащее две логические схемы «Запрет», основные входы которых зашунтированы стабилитронами, а выходы соедипе1о ны со схемой «ИЛИ», отличающееся тем, что, с целью упрощения, запрещающий вход первой схемы «Запрет» соединен с основным входом второй схемы, а запрещающий вход второй схемы «Запрет» — с основным входом
15 первой схемы.