Патент ссср 410567

ийте и ти о=", ñ à-. си ч есз библиотека МБА

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4IO567

Союз Советских

Соыфвпнстимеских

P9c,ну»г.8K

Зависимое от а вт. свидетельства №

Заявлено 16.I II.1972 (ЭЬ 1759280/26-9) М. Кл. Н 04l 7, 04 с присоединением заявки №

Государственный комитет

Совета Министров СССР è делам иэоеретений и открытий

Приоритет

Опубликовано 05.1.1974. Бюллетень № 1

Дата опубликования описания 22Х,1974

УДК 621.394,662(088.8) Авторы изобретения

1О. А. Алексеев, Л. С. Левин и И. В. Мягков

Центральный научно-исследовательский институт связи

Заявитель

СИНХРОНИЗАТОР НЕЗАВИСИМЫХ ИМПУЛЬСНЫХ

ПОСЛ ЕДОВАТЕЛЬНОСТЕй

Изобретение относится к многоканальной связи с импульсно-кодовой модуляцией и временным делением каналов, предназначенной для передачи независимых импульсных последовательностей.

Известен синхронизатор независимых импульсных последовательностей, обеспечивающий ввод этих последовательностей в системы связи с импульсно-кодовой модуляцией, содержащий распределитель записи, выходы которого через схемы совпадения подключены ко входам соответствующих ячеек памяти, а к другим входам ячеек памяти подключены одноименные выходы распределителя считывания, причем управляющие входы схем совпадения соединены со входом распределителя записи через блок выделения тактовой частоты, а ко входу распределителя считывания через последовательно соединенные схемы «НЕ» и

«ИЛИ» подключен генератор импульсов считывания. Кроме того, один из выходов распределителя записи и одноименный выход распределителя считывания подключены к парафазным входам триггера.

Цель изобретения — повышение надежности устройств а.

Предлагаемый синхронизатор отличается тем, что между выходом триггера и предыдущим упомянутому выходом распределителя записи включена дополнительная схема совпадепия, выход которой подключен к схеме «ИЛИ», а между другим выходом триггера и последующим упомянутому выходом распределителя записи включена другая дополнительная схеS м а с о в п а д е н и я, выход которой подключен ко входу схемы «НЕ».

На чертеже изображена функциональная схем а с и их р он из а тор а.

10 Импульсная последовательность от источника информации записывается последовательно в ячейки памяти 1 — 4 запоминающего устройства 5.

Процессом записи управляют схемы совпа15 дения б — 9, открываемые поочередно сигналами с соответствующих выходов распределителя записи 10, на вход которого поступает сигнал с блока выделения тактовой частоты 11.

Считывание выполняют сигналы с выходов

20 распределителя считывания 12, управляемого генератором импульсов считывания 13 через последовательно соединенные схемы «НЕ» 14 и «ИЛИ» 15.

При нормальном режиме работы синхрони2S затора момент считывания отстоит от момента записи на половину периода работызапоминающего устройства. Так, при записи в ячейку 3 считывание происходит с ячейки 1, при записи в ячейку 4 — с ячейки 2, при зач0 писн в ячейку 1 — с ячейки 3 и т. д.

410567

Корректор Т. Хворова

Подписное

Тираж 678

Изд. ¹ 339

Заказ 1071!9

Типография, нр, Сапунова, 2

При нарушении режима работы запоминающего устройства 5 (при временных сдвигах) интервал между моментами записи и считывания сокращается (прп положительных временных сдвигах) илп растет (прп отрицательных временных сдвигах).

Для контроля за моментами возникновения временных сдвигов один из выходов распределителя записи 10 и одноименный выход распределителя считывания 12 подключены к парафазным входам триггера 16, выходы которого, в отличие от выходов известного синхронизатора, подключены к схемам совпадения 17, 18, другие выходы которых подключены к выходам распределителя записи 10 — соответственно к предыдущему и к последующему упомянутым выходам.

Выходы схем совпадения 17, 18 подключены соответственно ко входам схемы «НЕ» 14 и схемы «ИЛИ» 15. В результате при нормальном режиме работы синхронизатора (когда нет временных сдвигов) совпадения на схемах

17, 18 не происходит. При возникновении положительного временного сдвига совпадение происходит на схеме 17, в результате чего вырабатывается сигнал, тормозящий на один такт с помощью схемы «НЕ» 14 работу распределителя считывания 12.

11ри возникновении отрицательного временного сдвига совпадение происходит на схеме

18, в результате чего вырабатывается сигнал, ускоряющий работу распределителя считывания 12 на один такт с помощью схемы

«ИЛИ» 15.

Величина временного сдвига, фиксируемого в синхронизаторе, может регулироваться временным положением импульсных последовательностей, поступающих на входы схем

5 совпадения 17, 18, Предмет изобретения

Синхронизатор независимых импульсных

10 последовательностей, содержащий распределитель записи, выходы которого подключены через схемы совпадения ко входам соответствующих ячеек памяти, а к другим входам ячеек памяти подключены одноименные выходы pacl5 пределителя считывания, причем управляющие входы схем совпадения соединены со входом распределителя записи через блок выделения тактовой частоты, а ко входу распределителя считывания через последовательно соединен20 ные схемы»НЕ» и «ИЛИ» подключен генератор импульсов считывания, кроме того, один из выходов распределителя записи и одноименный выход распределителя считывания подключены к парафазным входам триггера, 25 отл ич а ющи йся тем, что, с целью повышения надежности устройства, между выходом триггера и предыдущим упомянутому выходом распределителя записи включена дополнительная схема совпадения, выход кото30 рой подключен к схеме «ИЛИ», а между другим выходом триггера и последующим упомянутому выходом распределителя записи включена другая дополнительная схема совпадения, выход которой подключен ко входу схе35 мы «НЕ».