Патент ссср 402150
4О2150
Союз Советских.
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 19.1.1971 (№ 1619581, 26-9) М. Кл. Н 03k 13/34 с присоедииением заявки ¹
Гасударственный комитет
Саввтв Министрав СССР па делам иаааретений и открытий
Приоритет
Опубликовано 12.Х.!973. Бюллетень № 41
Дата опубликования описания 15.II.1974 ДК 621 394 14(088 8) Авторы изобретения вптз
IO. A. Таль и O. Л. Белоус
Заявитель
УСТРОЙСТВО ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ
КОДОВ
Изобретение относится к вычислительной технике. Устройство может быть использовано в аппаратуре для приема информации из каналов с помехами.
Известны устройства декодирования циклических кодов, содержащие регистр кодопреобразователя, подключенный к полусумматору и выходному регистру.
Предлагаемое устройство отличастся от известных тем, что выходные сигналы старших разрядов параллельного кода формируются в элементах памяти выходного регистра, а выходные сигналы младших разрядов — в элементах памяти регистра кодопреобразогатсля, причем количество разрядов выходного регистра равно количеству проверочных элементов кода. Это позволяет упростит1 схемy и повысить се надежность.
На чертеже представлена функциональная схема устройства декодирования циклического кода 15, 10, т. с. 15-разрядного циклического кода, содержащего десять информационных и пять проверочных элементов. Образующий полипом этого кода Р„=Х +Х4+Х +1.
Кодопреобразователь l, проверяющий принимаемую информацию на соответствие зако<у построения указанного выше циклического кода путем суммирования значений определенных элементов кодового блока и последующей проверки получающихся сумм на четкость, состоит из 10-разрядного регистра сдвига 2, содержащего однотипные ячейки памяти
3, и полусумматора 4. Входы полусумматора соединены с выходами некоторых ячеек памяти, номера которых определяются законом построения используемого циклического кода.
Выход ячейки памяти старшего разряда соединен со входом выходного пятнразрядного регистра сдвига 5, содержащего ячейки па10 мяти 6, аналогичные ячейкам памяти 3 регистра сдвига 2.
Информация, поступающая из канала связи в виде временной последовательности импульсов, вводится в регистр сдвига 2. Этот
15 регистр заполняется после ввода в него 110следнсго (десятого) информационного элемента кодового блока. Затем с вводом в регистр каждого проверочного элемента кодового блока на входах полусумматора появляются сиг20 палы о значениях элементов кодового блока, подлежащих суммированшо при одной, двух, трех, четырех и, наконец, пяти проверках на четность. На выходе полусумматора 4 при этом появляются сигналы о результатах каж25 дой проверки. В зависимости от результатов проверок разрешается или з".прещается расшифровка прппятого кодового блока. Одновременно по мере ввода в регистр 2 проверочHblx элементов кодового блока первые его
ЗО элементы переписываются из ячейки памяти
402150
Предмет изобретения ныл лжо" иелжо ) Составитель В, Евдокимова
Техред 3. Тараненко
Корректор Л. Орлова
Редактор Б. Федотов
Заказ 272/И Изд. ¹ 97 Тираж 780
ЦПИИПИ Государственного комитета Совега Министров CiCCP по делам изобретений и открытий
Москва, Я-З5, Раушская наб., д. 4, 5
Подписное
Типография, пр. Сапунова, 2
3 старшего разряд а регистра 2 в ячейки памяти 6 выходного регистра 5.
Таким образом, после ввода в регистр последнего (пятнадцатого) элемента кодового блока в ячейках памяти 3 регистра сдвига 2 и ячейках памяти 6 выходного регистра сдвига 5 оказываются записанными сигналы комбинации параллельного (пространственного) кода, соответствующие принятому кодовому блоку. При этом первые пять элементов кодового блока (информационные) оказываются записанными в ячейки памяти 6 выходного регистра сдвига 5, а остальные — в ячейки памяти 3 старших разрядов регистра сдвига
2. Эти сигналы подлежат далее расшифровке с помощью дешифратора (в случае появления на выхоед полусумматора 4 сигнала «четно»).
Проверочные элементы кодового блока записываются в ячейки памяти 3 младших разрядов регистра сдвига 2.
Таким образом, при введении выходного регистра сдвига 5 ячейки памяти 3 регистра сдвига 2 кодопреобразователя 1 используются также в качестве элементов выходного регистра. Такое совмещение исключает расшифровку ложной информации, так как функции выходного регистра и кодопреобразователя выполняются одними и теми же элементами.
10 Устройство декодирования циклических кодов, содержащее регистр кодопреобразователя, подключенный к полусумматору и выходному регистру, отличающееся тем, что, с целью упрощения и повышения надежности
15 схемы, выходные сигналы старших разрядов параллельного кода формируются в элементах памяти выходного регистра, а выходные сигналы младших разрядов — в элементах памяти регистра кодопреобразователя, при20 чем количество разрядов выход ного регистра равно количеству проверочных элементов кода.
