Парафазный д-триггер

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВЙДЕТЕДЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 23.Х11.1971 (№ 1728278/26-9) Ч. Кл. Н 03k 3/286 с присоединением заявки №

Гасударственный камите1

Совета Министрав СССР но делам изобретений

И GTKPhlTNII

Приоритет

Опубликовано 28.У11 1973. Бюллетень № 36

Дата опубликования описания 7.1.1974

УДК 681.326.34 (088.8) Авторы изобретения Б. М. Мансуров, В, И. Горячев, P. Г. Талибов и М. М. Жеребцова

Заявитель

ПАРАФАЗНЬ1й Д-ТРИГГЕР

Изобретение относится к области цифровой вычислительной техники и предназначено для построения управляющих вычислительных систем, Известен парафазиый Д-триггер на МОПтранзисторах с дополнительной симметрией, содержащей ицверторы, вецтильные 2ЧОПтранзисторы и тактирующий и информационный входы триггера.

Однако известный триггер содержит большее число транзисторов и имеет двупроводц режим записи информации.

Прсдлагаемос устройство отличается от известного тем, ITo первое плечо триггера выполпеио ца двувходовой схеме «ИЛИ» — «НЕ», -ко входам которой подключены вецтильиые транзисторы с дополнительными блокирующими транзисторами, а второе плечо триггера

IhIIIoJIIIoIIo II3 и верторе, вход которого непосредственно связан с первым плечом, причем истоки дополнительных блокирующих транзисторов заземлены, исток первого вентильного транзистора соедииец со вторым плечом триггера, стоки и затворы первых веитильиого и дополнительного блокирующего транзисторов соединены соответственно с первым входом двувходовой схемы «ИЛИ» — «НЕ» и с истоком второго вентильного транзистора и с тактирующим входом триггера, а стоки и затворы вторых веитильного и дополнительного блокирующего транзисторов соединены соответствен Io со вторым входом двувходовой схемы «И:1И» — «НЕ» и с информационным входом триггера.

Сущность предложенного устройства поясняется чертежом.

Первое плечо Q триггера выполнено на двувходовой схеме «ИЛИ» — «Е(Е», ко входам которой подключены вецтиль ые транзисторы р10 типа 1 и 2, имеющие двустороншою проводимость, с дополнительпымн блокирующими транзисторами, и-типа 8 и 4, а второе плечо Q выполнено па ппвсрторе (транзистор р-типа 5 и транзистор 22-типа 6), вход которого непо15 средственно связан с первым плечом.

Истоки дополнительных блокирующих транзисторов 8 и 1 заземлены, а исток первого вецти II llol0 трапзистора 1 соединен со вторым плечом трпггсра. Стоки и затворы вторых

20 вентильного 2 и дополнительного блокирующего 1 транзисторов соединены со вторым входоз2 схемы «ИЛИ» — «ИЕ» (объедииенные затворы транзисторов р-типа 7 и транзистора и-типа 8), а их затворы объединены, образуя

25 инормациоциый вход с7 триггера. Затворы первых вентильцого 1 и дополнительного блокирующего 8 транзисторов соединены с первым входом схемы «ИЛИ» — «HE» (объедииеиные затворы транзистора р-типа 9 и трацзи30 стара и-типа 10), а их затворы соединены с

395971

Составитель А. Кузнецов

Техред 3. Тараненко Корректор Л. Царькова

Редактор О. Степина

Заказ 3605/12 Изд. Ке 919 Тираж 780 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изоб1степий и открытий

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2 истоком второго вентнльного транзистора 7, образуя тактирующий вход Т триггера. Тактирование проводится импульсами положительной полярности — логической «1».

Рассмотрим работу триггера в режиме записи информации.

Для записи состояния Q= 1 на входах Д триггера должен быть подан уровень «1». При поступлении T=1 транзистор 1 закроется, а транзистор 3 откроется, что приведет к запиранию транзистора 10 и открыванию транзистора 9 схемы «ИЛИ» — «НЕ».

Поскольку на входе Д уровень «1», то транзистор 2 це откроется, но будет открыт транзистор 4, что обеспечивает запирание транзистора 8 и открывание транзистора 7. В результате открытые транзисторы 9 и 7 обеспечивают Q=1 и соответственно на выходе инвертора Q=O. После окончания действия тактирующего импульса T=O закрывается по стоку транзистор 2 и открывается по затвору транзистор 1. Однако смены состояния триггера не происходит, так как на стоке транзистора 1 действует уровень «О» с выхода инвертора.

Транзисторы 10 и 8 остаются закрытыми, а

"транзисторы 9 и 7 открыты и Q=l (Q=O).

Для записи состояния Я=О на вход Д должен быть подан уровень «О». При T=l откроются транзисторы 8 и 2 и закроется трап- ° зистор 1. Уровень «1» через открытый транзистор 2 поступит на затворы транзисторов 8 и

7, в результате чего откроется транзистор 8 и закроется транзистор 7. Уровень на выходе плеча Q будет соответствовать «О», а на выходе Q соответствовать «1». После отключения тактового импульса (Т=О) состояние триггера не изменится, так как откроется вентильный транзистор 1 и уровень «1» с выхода Q поступит на затвор транзистора 10. Открытый транзистор 10 подтверждает состояние триггера Q=-О.

Таким образом, предлагаемая схема по сравнению с прототипом содержит на 6 транзисторов меньше и обеспечивает запись информации по одному каналу (вход Д).

Предмет изобретения

Парафазный Д-триггер на МОП-транзисторах с дополнительной симметрией, содержащий инверторы, вентильные МОП-транзисторы и тактирующий и информационный входы триггера, отличающийся тем, что, с целью упрощения схемы, первое плечо триггера выполнено на двувходовой схеме «ИЛИ» — «НЕ», ко входам которой подключены вентильные транзисторы с дополнительными блокирующими транзисторами, а второе плечо триггера выполнено на инверторе, вход которого непосредственно связан с первым плечом, причем истоки дополнительных блокирующих транзисторов заземлены, исток первого вентильного транзистора соединен со вторым плечом триггера, стоки затворы первых вентильного и дополнительного блокирующего транзисторов соединены соответственно с первым входом двувходовой схемы «ИЛИ» — «НЕ» и с истоком второго вентильного транзистора и с тактирующим входом триггера, а стоки и затворы вторых вентильного и дополнительного блокирующего транзисторов соединены соответственно со вторым входом двувходовой схемь

«ИЛИ» — «НЕ» и с информационным входо1 триггера.