Устройство для решения дифференциального уравнения первого порядка
ОП И
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
395857
Союз Советских
Социалистических
РеспубликЗависимое от авт. свидетельства No
Заявлено 27.XI I.1971 (№ 1729663/18-24) с присоединением заявки № 1729664!18-24
Приоритет
Опубликовано 28Х!!!.1973. Бюллетень ¹ 35
Дата опубликования описания 10.1.1974
М. Кл. G 06g 7/ 38
Государственный комитет
Совета Мииистров СССР по делам изобретений и открытий
УДК 681„3>33(088.8) Автор изобретения
В. Б. Чварков
Заявитель
УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНОГО
УРАВНЕНИЯ ПЕРВОГО ПОРЯДКА
Изобретение относится к области вычислительной техники и в частности, может быть применено в аналоговых вычислительных машинах, работающих в системе остаточных классов.
Известно аналоговое устройство для решения дифференциального уравнения первого порядка в позиционной системе счисления. Опо представляет собой интегратор, выход которого через инвертор соединен со входом. Однако точность и диапазон решения с помощью такого устройства малы.
Одним из способов повышения точности и расширения диапазона решения является решение дифференциального уравнения в системе остаточных классов.
Таким образом целью изобретения является создание устройства для решения дифференциального уравнения первого порядка в системе остаточных классов.
Это достигается путем включения в схему интегрирования ключевых элементов для преобразования решаемой переменной из позиционной системы счисления в систему остаточных классов.
На чертеже изображена функциональная схема устройства.
Устройство состоит из инвертора 1, преобразователя код-аналог последовательного типа 2 и элемента «И» 8, операционных усилителей
4 и 5 с конденсаторами обратной связи соответственно б и 7, резисторов входа 8, 9 и 10, 11, схем сравнения 12, 18 и 14, триггеров 15 и lб, элементов «И» 17 и 18.
Инвертор 1 представляет собой инвертиру5 ющий операционный усилитель со входными резисторами 19 и 20, имеющий коэффициент передачн, равный единице.
В момент времени t> величина выходного напряжения достигает значения V>;. Сраба10 тывает схема сравнения 18, с выхода которой импульс V подается на единичные входы триггеров 15 и lб.
Потенциальные единичные выходы триггеров открывают элементы «И» 17 и 18, в ре15 зультате чего на входные резисторы 9 и 11, имеющие малый коэффициент передачи, подаются напряжения сброса V и 1 з. Так как конденсатор обратной связи 7 операционного усилителя 5 разряжен до нуля, схема срав20 нения 14 вырабатывает напряжение V4, возвращающее триггер lб в исходное состояние.
На выходе элемента «И» 18 сигнал отсутствует. Перезарядка конденсатора 7 не происходит. Напряжением V происходит разряд кон25 денсатора б. В регистр преобразователя 2
«код-аналог» последовательного типа заносит ся единица.
В момент времени 4 напряжение на выходе устройства становится равным нулю. Сраба
30 тывает схема сравнения 12, импульс Ъ е с выхода которой возвращает триггер 15 в и сходное
Составитель Е. Тимохина
Техред T. Курилко
Корректор Л. Орлова
Редактор Е. Гончар
Заказ 3522/9 Изд. № 981 Тираж 647 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, К-35, Раушская наб., д. 4)5
Типография, пр. Сапунова, 2 состояние. Сигнал на выходе элемента «И» 17 отсутствует. Перезаряд конденсатора 6 закончен. Сигналом с нулевого выхода триггера 15 открывается элемент «И» 8.
Процесс интегрирования продолжается. На резистор 10 операционного усилителя 5 подается с преобразователя 2 напряжение, равное единице масштаба напряжения V>;. По этому входу коэффициент передачи операционного усилителя 18 равен Р;. С выхода интегратора напряжение поступает на резистор
19 входа инвертора 1. На второй вход инвертора поступает напряжение V<. Инвертированная сумма напряжений V< и V2 есть экспонента, представленная в системе остаточных классов.
Работа схемы в моменты 4 — 4; 4 — 4 и т. д. отличается от описанной тем, что схема сравнения 14 срабатывает после разряда конденсатора 7. В регистр преобразователя 2 добавляется единица.
Предмет изобретения
Устройство для решения дифференциального уравнения первого порядка, содержащее интегрирующий усилитель, выход которого через инвертор соединен со входом операционного усилителя, отличающееся тем, что, с целью расширения класса решаемых задач, оно содержит второй интегрирующий усилитель, выход которого подключен ко входу инвертора, схемы сравнения, триггеры, элементы «И» и преобразователь «код-аналог», причем выход инвертора соединен со входами первой и вгорой схем сравнения, выходы которых соединены со входами первого триггера, а входы второго триггера соединены со второй и третьей схемами сравнения, выходы первого триггера соединены соответственно через первый элемент «И» со входом первого интегрирующего усилителя и через второй элемент «И» с первым входом второго интегрирующего усилителя, выход которого подключен ко входу третьей схемы сравнения, а выход второго
20 триггера соединен с преобразователем «коданалог», подключенным ко второму элементу
«И» и через третий элемент «И» соединен со вторым входом второго интегрирующего усилителя.