Аналого-цифровой преобразователь амплитуды синусоидального напряжения

.1

Союз Советских

ИЗОБРЕТЕНИЯ

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 05.1.1972 (№ 1736394!26-9) ! с п1ансоединенисм заявки №

М, Кл. Н 03k 1I3/17

Государственный комитет

Совета Министров СССР па делам изобретений н открытии

Приоритет

Опубликовано 21.И.1973. Бюллетен ¹ 27

Дата опубликования описания 27.IX.1973

УДК 681.325(088.8) Авторы изобретения А. И, Мартяшин, Ю. К. Чапчиков, В. М. Шляндин и Е. А. Ломтев

Пензенский политехнический институт

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ АМПЛИТУДЫ

СИ НУСОИДАЛЬНОГО НАПРЯЖЕНИЯ

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано в системах централизованного контроля, системах контроля параметров цепей радиоэлектронной аппаратуры 5 и других устройствах, где требуется преобразование амплитуды синусоигдального напряже.ня в цифровой код.

В известном устройстве, состоящем из преобразователя напряжение — код и преобразо- 10 вателя ко,< — напряжение, время преобразования такого устройства с учетом подготовительных операций не превышает периода входного сигнала, но частота преобразуемого сигнала должна быть фиксированной и огра- 15 ничивается 50 гц. Увеличение частоты входного сигнала ограничивается быстродействием используемого преобразователя постоянного напряжения в код.

В предлагаемое устройство, с целью рас- 20 ширения диапазона преобразуемых частот, введены блок квантования по фазе, выполненный, например на преобразователе напряжения в частоту, управляемый делитель и сумматор, причем вход блока квантования по 25 фазе соединен со входом всего устройства, выход подключен к одному входу преобразователя напряжение — код и управляющему входу управляемого делителя, а выход преобразователя код — напряжение через управ- 30 ляющий делитель соединен со входом сумматора, другой вход которого подключен ко входу всего устройства, а выход — ко входу преобразователя напряжение — код.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит блок 1 квантования по фазе, преобразователь 2 напряжение— код, преобразователь 3 код — напряжение и управляемый делитель 4.

С приходом пускового импульса блок 1 квантования по фазе вырабатывает сигналы, соответствующие моментам отработки амплитудного значения входного синусондального напряжения, Блок квантования по фазе может быть, в частности, построен с использованием умножителя частоты входного сигнала или преобразователя напряжения в частоту. Блок квантования, пострсенный на основе преобразователя напряжения в частоту, обладает наибольшим быстродействием, так как может выдать управляющие сигналы через половину периода входного сигнала. Преобразователь 2 напряжение — код осуществляет отрабо-.ку знач"-ния соответствующего разряда кода по сигналам блока 1 квантования по фазе. Преобразованное с помощью преобразователя 8 код — напряжение компенсир; ющее напряжение проходит на сумматор через управляемый делитель 4.

387518

Предмет изобретения

Составитель А. Белов

Корректоры: Л. Чуркина и Г. Запорожец

Техред Л. Богданова

Редактор А. Батыгин

Заказ 2640/14 Изд. № 710 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений п открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2

Отработка кода будет закончена, когда выходной код преобразователя будет соответствовать коду постоянного напряжения, равного амплитуде входного синусоидального сигнала, Принципиально управляемый делитель может быть поставлен в цепи измеряемого сигнала. При этом в каждый момент отработки напряжение на выходе делителя и меет постоянное значение и обратный код пропорционален амплитуде входного сигнала.

Аналого-цифровой преобразователь амплитуды синусоидального напряжения, состоящий из преобразователя напряжение — код и преобразователя код — напряжение, отличаюи1ийся тем, что, с целью расширения диапазона преобразуемых частот, в него введены блок квантования по фазе, выполненный, на5 пример, на преобразователе напряжения в частоту, управляемый делитель и сумматор, причем вход блока квантования по фазе соединен со входом всего устройства, выход подключен к одному входу преобразователя

10 напряжение — код и управляющему входу управляемого делителя, а выход преобразователя код — напряжение через управляемый делитель соединен со входом сумматора, другой вход которого подключен ко входу

15 всего устройства, а выход — ко входу преобразователя напряжение — код.