Передающее устройство системы телеизмерения

3874}4

ОПИСАНИЕ

ИЗОБРЕТ ЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистиче .ских

Республик

Зависимое от авт. свидетельства №

Заявлено 18.Х1.1969 (И 1376211/18-24) с присоединением заявки №

Приоритет

Опубликовано 21Х1.1973. Бюллетень № 27

Дата опубликования описания 16.Х.1973

М. Кл. G О8с 19/16

Государственный комитат

Совета Министров СССР по делам изобретений и открытий

УДК 621.398:654.94 (088.8) Авторы изобретения

Б. Н. Халтурин и Б. А. Бортников

Заявитель Киргизский научно-исследовательский институт водного хозяйства

ПЕРЕДАЮЩЕЕ УСТРОЙСТВО СИСТЕМЫ ТЕЛЕИЗМЕРЕНИЯ

Предложенное устройство относится к области телемеханики и предназначено для контроля необслуживаемых объектов с автономным питанием от источника ограниченной энергоемкости.

Известны передающие устройства систем телеизмерения, содержащие коммутатор, соединенный с дискретными ключами, через которые к аналоговым ключам подключен выход блока питания, соед|иненный с последовательно включенными основным регистром памяти, модулятором, передатчиком и с аналого-цифровым преобразователем, подключенным к выходам аналоговых ключей, блок задержки, логические элементы «И», «ИЛИ», временный хронизатор, соединенный через делитель частоты со входом триггера, первый выход которого подключен ко входу распределителя импульсов, последовательно включенные блоки памяти, первый из которых соединен с выходом аналого-цифрового преобразователя, подключенным к первому информационному входу блока сравнения, входу первого формирователя сигнала перезаписи отсчета и информац|ионному входу основного регистра памяти, а последний — со вторым информационным входом блока сравнения, последовательно включенные формирователи сигнала перезаписи отсчета, выходы которых соединены с управляющим и входами соответствующих блоков памяти, формирователь сигнала считывания текущего отсчета, вход которого подключен к управляющему входу первого блока памяти, один из выходов — к первому управляющему входу аналого-цифрового преобоазователя, а другой выход — ко входу формирователя сигнала сравнения отсчетов, соединенного с управляющим входом блока сравнения, формирователь сиг10 нала записи «1», подключенный к первым входам регистров сдвига, вспомогательный регистр памяти.

Однако известные передающие устройства, осуществляющие отключение передатчика на

15 время, отведенное для передачи избыточных отсчетов, имеют невысокое быстродействие вследствие длительных переходных процессов при коммутации передатчика.

Предложенное устройство отличается тем, 20 что оно содержит формирователи сигнала перезаписи информации об избыточных отсчетах, адресныи блок включения и релейные блоки, причем вход первого формирователя сигнала перезаписи информации об избыточ25 ных отсчетах соединен с выходом фориирователя сигнала записи «1», подключенным ко вторым входам регистров сдвига, а его выход — с третьими входами регистров сдвига, вход второго формирователя сигнала пере30 записи информации об избыточных отсчетах

387414

3 соединен с выходом логического элемента «И», подключенным ко входам дискретных ключей и к блоку задержки, а его выход — с управляющим входом вспомогательного регистра памяти, вход блока адресного включения соединен с выходом вспомогательного регистра памяти, информационный вход которого подключен к выходам, а выход — к четвертым входам регистров сдвига, пятые входы которых соединены с выходами дискретных ключей, входы релейных блоков подключены к выходам адресного блока включения, а их выходы ко входам передатчика, выход блока задержки соединен со входом коммутатора и вторым управляющим входом аналого-цифрового преобразователя, третий управляющий вход которого подключен к выходу временного хронизатора, первый вход логического элемента

«И» соединен со входом модулятора и вторым выходом триггера, а его второй вход подключен к первому выходу распределителя им пульсов, второй выход которого соединен с управляющим входом основного регистра памяти, первый вход логического элемента

«ИЛИ» подключен к одному выходу блока сравнения, а его второй вход — к другому выходу блока сравнения и ко входу формирователя сигнала записи «1».

Это позволяет сократить время передачи информации устройством при одновременном снижении его потребления.

На чертеже представлена блок-схема предложенного устройства, которое содержит аналого-цифровой преобразователь 1, блоки памяти 2 †; 5, блок сравнения 6, основной регистр памяти 7,модулятор 8,передатчик 9, коммутатор 10, дискретные ключи 11 — 11 аналоговые ключи 12 —. 12„блок питания 18, блок задержки 14, формирователь сигнала считывания текущего отсчета 15, формирователи сигнала перезаписи отсчета (б —:19, формирователь сигнала сравнения отсчетов 20, логический элемент «И» 21, логический элемент

«ИЛИ» 22, временный хронизатор 23, делитель частоты 24, триггер 25, распределитель импульсов 2б, формирователь сигнала записи

«1» 27, репистры сдвига 28 —. 28„вспомогательный регистр памяти 29, формирователи сигнала перезаписи информации об избыточных отсчетах 80, 81, адресный блок включения 32, релейные блоки 38> —. 83 .

Устройство работает следующим образом.

При установке коммутатора 10 на первый канал ко входу аналого-цифрового преобразователя 1 через аналоговый, ключ 12 подводится измеряемый параметр U». По окончании преобразования импульсом с выхода формирователя сигнала перезаписи отсчета (б код предыдущего отсчета данного параметра перезаписывается из блока памяти 2 в блок сравнения б. Вслед за этим запускается формирователь сигнала перезаписи отсчета (7, и осуществляется перезапись кода еще более раннего отсчета из блока памяти 8 в блок памяти 2. Таким образом, с помощью формирова5 ю

15 го

25 зо

65 телей сигнала перезаписи отсчета (б —:19 в блоках памяти 2 —:5 производится синхронный сдвиг кодовых значений, что позволяет освободить блок памяти 5 и импульсом с выхода формирователя сигнала считывания текущего отсчета 15 записать в него из аналого-цифрового преобразователя 1 код текущего отсчета.

Одновременно код текущего отсчета поступает в блок сравнения б и в основной регистр памяти 7. Формирователь сигнала сравнения отсчетов 20 опрашивает блок сравнения 5.

В случае равнозначности кодовых комбинаций текущего и предыдущего отсчетов на выходе блока сравнения б появляется сигнал равенства, который поступает на один из входов логического элемента «ИЛИ» 22 и далее на регистр сдвига 28<, подключенный через открытый дискретный ключ ((i к блоку питания

13. Происходит сдвиг числа в регистре сдвига 28ь Если же кодовые комбинации неравнозначны, то появляется сигнал на втором выходе блока сравнения б, который через логический элемент «ИЛИ» 22 также осуществляет сдвиг числа в регистре сдвига 28; и, кроме того, запускает формирователь сигнала записи «1». Производится запись «1» в последнюю ячейку регистра сдвига 281, а импульсом с выхода формирователя сигнала перезаписи информации об избыточных отсчетах 81 число, записанное в регистре сдвига 28ь переписывается во вспомогательный регистр памяти 29. После этого импульсы с выхода временного хронизатора 23 через делитель частоты 24 и триггер 25 поступают на вход распределителя импульсов 2б, который осуществляет поразрядное считывание информации из основного регистра памяти 7.

Число, записанное в регистре сдвига 28> и переписанное во вспомогательный регистр памяти 29, характеризует распределение избыточных отсчетов измеряемого параметра U<> на участке времени наблюдения, причем разрядность этих регистров определяет количество анализируемых отсчетов. В соответствии с количеством и взаимным расположением избыточных отсчетов данного параметра через адресный блок включения 82 включаются релейные блоки 88> —.88 в результате чего устанавливается определенный угол отсечки транзистора предоконечного каскада передатчика 9 и соответственно определенная излучаемая мощность в антенне его оконечного каскада. Изменение угла отсечки предоконечного каскада может быть осуществлено, например, путем изменения в его эмиттерной цепи активного сопротивления, набранного из цепочки последовательно включенных резисторов. При этом выходы разрядов вспомогательного регистра памяти 29 должны быть подключены к адресному блоку включения 82 таким образом, чтобы разряды с большим номером, характеризующие избыточность более ранних отсчетов, соответствовали релейным блокам, коммутирующим резисторы меньшей величины. При подобном схемном построении

387414 состояние разрядов вспомогательного регистра памяти 29, расположенных ближе к первому разряду, фиксирующему результат текущего опроса, будет оказывать большее влияние на изменение пиковой мощности передатчика 9, чем состояние его разрядов, расположенных дальше от первого разряда.

При считывании информации из основного регистра памяти 7 на модулятор 8 последовательно поступают импульсы маркера начала передачи кодовой комбинации (синхросигнал), а также символы «I» в соответствии с кодом текущего значения измеряемого параметра

По окончании считывания информации из основного регистра памяти 7 с последпей ячейки распределителя импульсов 26 к логическому элементу «И» 21 подается сигнал, который вместе с сигналом с выхода триггера

2á вызывает запуск формирователя сигнала перезаписи информации от избыточных отсчетов 80. Происходит возврат числа из вспомогательного регистра памяти 29 в регистр сдвига 28ь закрывается дискретный ключ 110 и через некоторое время, определяемое блоком задержки 14, коммутатор 10 переключается на канал измерения параметра О-z. Операции по отбору и передаче текущей информации параметра И.,-z осуществляются аналогично.

Предмет изобретения

Передающее устройство системы телеизмерения, содержащее коггмутатор, соединенный с дискретными ключами, через которые к аналоговым ключам подключен выход блока питания, соединенный с последовательно включенными основным регистром памяти, модулятором, передатчиком и с аналого-цифровым преобразователем, подключенным к выходам аналоговых ключей, блок задержки, логические элементы «И», «ИЛИ», временный хронизатор, соединенный через делитель частоты со входом триггера, первый выход которого подключен ко входу распределителя импульсов, последовательно включенные блоки памяти, первый из которых соединен с выходом аналого-цифрового преобразователя, подключенным к первому информационному входу блока сравнения, входу первого формирователя сигнала перезаписи отсчета и информационному входу основного регистра памяти, а последний — со вторым информационным входом блока сравнения, последовательно

З0

50 включенные формирователи сигнала перезаписи отсчета, выходы которых соединены с управляющими входами соответствующих блоков памяти, формирователь сигнала считывания текущего отсчета, вход которого подключен к управляющему входу первого блока памяти, один из выходов — к первому управляющему входу аналого-цифрового преобразователя, а другой выход — ко входу формирователя сигнала сравнения отсчетов, соединенного с управляющим входом блока сравнения, формирователь сигнала записи «!», подключенный к первым входам регистров сдвига, вспомогательный регистр памяти, от гичаюгггееся тем, что, с целью повышения быстродействия устройства, оно содержит формирователи сигнала перезаписи информации об избыточных отсчетах, адресный блок включения и релейные блоки, причем вход первого формгирователя сигнала перезаписи информации об избыточных отсчетах соединен с выходом формирователя сигнала записи «I», подключенным ко вторым входам регистров сдвига, а его выход — с третьими входами регистров сдвига, вход второго формирователя сигнала перезаписи информации об избыточных отсчетах соединен с выходом логического элемента «И», подключенным ко входам дискретных ключей и к блоку задержки, а его выход — с управляющим входо м вспомогательного регистра памяти, вход блока адресного включения соединен с выходом вспомогательного регистра памяти, информационный вход которого подключен к выходам, а вь;ход — к четвертым входам регистров сдвига, пятые входы которых соединены с выходами дискретных ключей, входы релейных блоков подключены к выходам адресного блока включения, а их выходы —,ко входам передатчика, выход блока задержки соединеп со входом коммутатора и вторым управляющим входом аналого-цифрового преобразователя, третий управляющий вход которого подключен к выходу временного хронизатора, первый вход логического элемента «И» соединен со входом модулятора и вторым выходом триггера, а его второй вход подключен к первому выходу распределителя

HM II) JIbCOB, второй выход KOTO POI COe3HkIekk C управляющим входом основного регистра памяти, первый вход логического элемента

«ИЛИ» подключен к одному выходу блока сравнения, а его второй вход — к другому выходу блока сравнения и ко входу формирователя сигнала записи «I».

387414 охп Х1 Õ2

Редактор С. Авдсева

3 аказ 2765/! 7 Изд. М 731 Тираж б02 Подписное

ЦНИИПИ Комитета по делам об;:етеиий и открытий при Совете Министров СССР

Москва, )К 35, Раушскаи наб,, 4 ;

" ииз. ра,"и,и, пр. Саимнова, 2

Составитель Л. Морозов

Текред Т. Курилко

Корректоры: А. Николаева и Л. Корогод