Аналого-цифровой коррелятор
О П И С А Н И Е 385283
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 01.Х1.1971 (№ 1710066/18-24) с присоединением заявки №
Приоритет
Опубликовано 29.Ч.1973. Бюллетень № 25
М. Кл. G 061 15/36
Гасударственный комитет
Совета Министров СССР по делам ивоеретений
< 0TKPblTHH
УДК 681.332:519.2 (088.8) Дата опубликования описания 20.XI.173
Авторы изобретения
Ю. Б. Виленкин, Б. В. Козловский, Б. П. Марков, Е. Ф. Пузако, И. И. Цукерман и Ю. О. Штеренберг
Заявитель
АНАЛОГО-ЦИФРОВОЙ КОРРЕЛЯТОР
Изобретение относится к специализированным вычислительным устройствам, предназначенным для исследования множественных корреляционных свойств случайных процессов и для моделирован|ия различных корреляционных дискриминаторов.
Известны корреляторы, содержащие оперативное за поминающее устройство, регистры, нуль-органы, схемы умножения и схемы усреднения. К недостаткам известных устройств следует отнести ряд ограничений, связанных с диапазоном;изменения задержки (аргумента корреляционной функции) и с аппаратурным усложнением при необходимости вычисления корреляционных моментов в произвольных комбинациях.
В предложенном корреляторе эви недостатки устранены за счет того, что коррелятор содерж ит наборное поле, выходы которого соединены со,входами логических блоков умножения, а его входы подключены к первому регистру, к выхода м нуль-органов и к выходам логических блоков умножения. Второй регистр соединен с нечетными разрядными входами, с нуль-органами, а четными — с выходами предыдущих разрядов оперативного запоминающего устройства (ОЗУ).
Принцип работы системы запаздывания, примененный в описываемом корреляторе, состоит в задержке за счет времени обхода заданного количества К слов памяти. Так, значение, записанное в разряд слова, считывается через К тактов, а вместо него записывается новое значение, так ка к задержка считанного значения относительно текущего равняется К интервалам квантования. Если считанное из разряда значение оразу же записывать в другой разряд этого слова, то считыва емые из этого разряда значения будут соответствовать задержке процесса на
2К;интервалов квантования и т. д. Таким образом обеспечивается возможность выбора шага задержки равным произвольному числу интервалов квантования. При этом интервал квантования равен циклу обращения к памяти z(At = z). При числе разрядов запоминающего устройства l можно обеспечить задержки группы одновременно опрашиваемых процессов, при этом суммарное ч исло задержек 0 всех, процессов группы равно 1.
Для организации задержек P групп,процессов необходимо за время между последовательными отсчетами процессов производить обращение к P словам ОЗУ. Задержкв каикдой группы процессов получаются за счет оохода соответствующих массивов слов, которые между собой не пересекаются. Интервал квантования,процессов B этом случае увеличивается в P раз (At = Pz), а шаг задержки
30 для каждой i-й группы процессов равен
385283
55
Лт; = k; Л1, где й;,количество слов обхо димых в -м ма ссиве. Ввиду большого быстродейсввия современных ЗУ частота квантования процессов при групповой форме задержек может оставаться высокой.
На чертеже:представлена схема предлагаемого коррелятора.
Источники исследуемых сигналов соединены с входами нуль-органов 1 — 3. Выходы нуль-органов связаны с наборным полем 4 и с входами нечетных разрядов регистра числа 5. Регистр 5 и ОЗУ 6 соединены двусторонними связями так, что выходы разрядов регистра 5 соединены с входами записи одноименных разрядов ОЗУ б, а входы всех разрядов регистра 5, кроме соединенных с нульор ганами, связаны с выходами предшествующих ра зрядов накопителя. Выходы регистра
5 соединены парафазным кодом с входами регистра 7 множителей. Генератор 8 синхронизирующих сигналов соединен с регистрами, ОЗУ б и счетчиком 9. Выход переполнения счетчика 9 соединен через блок переключателей 10 с входами разрядов счетчика 9. Выходы регистра 7 множителей подсоединены к наборному полю 4. Пары входов логических блоков умножения 11 — И соединены с выходами нуль-органов и регистром 7 множителей через наборное поле. Выходы блоков умножен ия соединены со схемаыи усреднения
14 — 16.
Устройство работает следующим образом.
Очередной отсчет, входных процессоров,производ ится по импульсу от генератора 9,;который поступает также в счетчик 9, увеличивая хранящийся в нем,код на 1, IH,в íàко питель 6, который принимает из счетчика 9 адрес очередного слова и считывает хранящуюся в нем информацию. Результаты преобразования входных сигналов поступают и соответствующие разряды регистра 5, а на остальные его разряды поступают сигналы считывания с,предшествующих разрядов накопителя. Считая каждый тактовый импульс, счетчик проходит К состояний, после чего по сигналу переполнения, возвращается в исходное состояние и начинает новый цикл счета.
Пр и этом из каждого разряда накопителя в каждом такте считывается информация, которая была записана на К тактов ранее.
В 1,т + 1,...,(jm+ 1)-й разряды записываются текущие отсчеты процессов, а в любой другой разряд записывается информация, считанная с предшествующего разряда. Так, на выходах 1,т + 1,..., (1т + 1) -го ра зрядов регистра числа будут текущие квантованные процессы, на выходах 2,m + 2,..., (jm + 2) -ro разрядов — квантованные процессы, задержа нные на 2К тактов и т. д. На .выходах
m,2т,... ((j + 1) m) -ro разрядов будут квантованные процессы, задержанные на (m — 1)lг
45 тактов, регистр 5 находится в нулевом (погашенном) состоянии некоторое время в течение каждого интервала квантования. Для исключения связанной с этим погрешности .при непрерывном выполнении операции перемножения, содержимое разрядов этого регистра по сигналу генератора 8 передается парафазным кодом в регистр множителя 7.
На блоках умножения, реализующих логическую схему неравнозначности одноразрядных кодов, образуются произведения выбранных с помощью наборного поля 4 сигналов с нуль-органов и сигналов с регистра 7 множителей. В результате после усреднения на выходах схем 14 — 16 формируются сигна лы, пропорциональные выбранным корреляционным моментом. Для вычисления моментов более второго порядка выходы некоторых блоков перемножения могут быть поданы нг входы других блоков умножения через наборное поле.
Увеличение числа задержек и получение различных шагов задержки, достигается введением нескольких счетчиков с переключаемой обратной связью и нескольких регистров множителей. При этом в каждом такте к,регистру числа и адресным входalM накопителя циклически подключаются соответствующие регистр множителей и счетчик. В результате обеспечивается обход нескольких непересекающихся массивов. В прин ци пе с разным числом слов, что увеличивает число получаемых задержек и дает возможность задавать в каждом контуре обхода свой шаг за держки.
Устройство может быть использовано в частности, для получения одновременно задержек на время аргумента и время усреднения при анализе неста ционарных процессов.
Предмет изобретения
Аналого-цифровой коррелятор, содержащий оперативное запоминающее устройство, соединенное с генератором им пульсов и счетчиком адреса с переключаемой обратной связью, нуль-органы по числу входов коррелятора, первый и второй регистры, логические блоки умножения, соединенные со схемами усреднения, отлича ощийся тем, что, с целью определения корреляционных моментов в произвольных,колебаниях и увеличения диапазона изменения задержек, он содержит наборное поле, выходы которого соединены со входами логических блоков умножения, а его входы подключены к первому регистру, к выходам нуль-органов и к выходам логических блоиов умножения; второй регистр соединен первым и каждым m-м разрядными входами с нульоргана ми, а остальными — с выходами предыдущих разрядов оперативного запоминающего устройства, 385283
Составитель В. )Ковинскии
Техред Т. Ускова
Корректоры: A. Николаева и Л. Корогод
Редактор Л. Утехина
Типография, пр. Сапунова, 2
Заказ 2946,1 Изд. ¹ 789 Тираж 647 Подписное
ЦИИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, уК-35, Раушская наб., д. 4/5
