Устройствю для переключения каналов вычислительной системы

OnИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

383047

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 05.11.1971 (№ 162i1474/18-24) М. Кл. G 0 6f 9, 00 с присоединением заявки ¹

Приоритет

Государственный намитет

Совета Министров СССР ао делам изаоретений и атнрытии

УДК 681 326 34(088 8) Опубликовано 23.V.1973. Бюллетень ¹ 23

Дата опубликования описания 2б.IX.1973

Авторы изобретения

В. В. Евтеев, Г. П. Молотков и А. Г. Рощин

Заявитель

УСТРОЙСТВ О ДЛЯ ПЕРЕКЛЮЧЕНИЯ КАНАЛОВ

ВЪ|ЧИСЛИТЕЛЪНОЙ СИСТЕМЪ|

)1

Изобретение может быть использовано в цифровой вычислительной технике.

Известное устройство для переключения каналов вычислительной системы содержит логический коммутатор и мажоритарный блок, осуществляющий поразрядное мажоритирование результатов, выдаваемых каналами вычислительной системы. Однако в таком устройстве при отказе (сбое) двух и более каналов и в случае, если система контроля не обнаруживает один из них, на,выходе мажоритарного органа появляется неправильный результат.

Цель изобретения — повышение надежности.

Для этого в,предлагаемое устройство введены мажоритарный блок сравнения, входы которого соединены с информационными выходами каналов, и блок анализа, первые входы которого связанны с контрольными выходами каналов, вторые входы — с выходами мажоритарного блока, а выходы — со вторыми входами коммутатора каналов.

На фиг. 1 представлена блок-схема предлагаемого устройства вместе с тремя каналами вычислительной системы (BC); на фиг. 2— его функциональная схема.

Устройство для переключения каналов ВС! содержит мажоритарный блок 2, блок анализа 8 и коммутатор 4 каналов. Мажоритарный

2 блок попарно сравнивает результаты, поступающие из отдельных каналов и вырабатыва ет три сигнала сравнения. Блок анализа по сигналам с выхода мажоритарного блока и систем 5 контроля каналов вырабатывает управляющие сигналы, поступающие в коммутатор каналов. Последний осуществляет подключение выхода одного из каналов 6 к выходу ВС по сигналам с блока анализа 8.

Устройство работает следующим образом.

Результаты решения в каждом пз каналов

ВС фиксируются в пх выходных регистрах

7, 8 и 9. Триггеры 10, 11 и 12 мажоритарного блока устанавливаются в нулевое состояние

15 сигналом, поступающим на вход 13 из блока управления BC.

По сигналам СИь СИз, поступающим пз блока управления ВС на входы 14, 15 и 16 мажоритарного блока, результаты попарно

20 выдаются через схемы «И» 17, 18 и 19 на схему сравнения 20. При совпадении кодов результатов во всех разрядах схема сравнения вырабатывает сигналы сравнения, которые через сборку 21 и соответствующие схемы «И»

25 22, 28 и 24 фиксируются в триггерах 10, 11 и

12 мажоритарного блока.

Если совпадают хотя бы два из трех результатов на выходе элементов «ИЛИ» 25, 26 и

27 блока анализа вырабатываются сигналы

30 исправности, а на,выходах элементов «НЕ»

383647

28, 29 и 80 — сигналы неисправности соответствующих каналов.

Сигналы исправности (неисправности) с выхода блока анализа поступают в коммутатор ка налов, который подключает выходной регистр первого из исправных каналов к выходу

ВС 81 с помощью схем «И» 82, 88 и 84 схемы

«ИЛИ» 85, схем «И» 8á и 87. Если мажоритарный блок не вырабатывает ни одного сигнала сравнения, его триггеры 10, 11 и 12 остаются в нулевом состоянии. При этом на выходе схемы «И» 88 блока анализа вырабатывается сигнал групповой неисправности, поступающий на схемы «И» 89 и 40 управления режимами работы устройства..

В режиме 1 по выходу 41 «Режим I» открыта схема «И» 40, а схема «И» 89 закрыта. При этом блокируется выдача результатов из ВС и производится повторение решения по сигналу «Повторение решения», поступающему по цепи 42 в блок управления ВС. Повторение решения независимо от режима работы производится также в случае неисправности всех трех каналов по сигналу с выходами схемы

«И» 48 блока анализа, который срабатывает в этом случае.

В режиме II по входу 44 «Режим II» открыта схема «И» 89, а схема «И»40закрыта. При этом сигнал групповой неиспраности проходит через схему «И» 89 и разрешает анализ сигналов, зафиксированных в триггерах систем контроля каждого из каналов 45, 4б и 47.

При отсутствии ошибок в каналах соответствующие им триггеры систем контроля находятся в нулевом состоянии. При этом на их нулевых выходах сформированы сигналы исправности данных каналов. Сигнал анализа на выходе схемы «И» 89 вместе с сигналами исправностей каналов формирует на выходах соответствующих схем «И» 48, 49 и 50 сигналы отсутствия ошибок в данных каналах. При

10 этом с помощью элементов «ИЛИ» 25, 2б и 27 и элементов «НЕ» 28, 29 и 80 формируются сигналы исправности (неисправности) соответствующих каналов на, выходе блока анализа, обеспечивающие выдачу результата из ВС

15 того из каналов, система контроля которого сигнализирует об отсутствии ошибки.

Предмет изобретения

20 Устройство для переключения каналов вычислительной системы, содержащее коммутатор канадов, первые входы которого соединены с информационными выходами каналов, отличающееся тем, что, с целью повышения

25 надежности, в него введены мажоритарный блок сравнения, входы которого соединены с информационными выходами каналов, и блок анализа, первые входы которого соединены с контрольными выхода ми каналов, вто30 рые входы — с выходами мажоритарного блока, а выходы — со вторыми входами коммутатора каналов. 38i3047

l/2.

Редактор Т. Иванова

Заказ 2298/12 Изд. № 613 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель С. Громов

Техред Е. Борисова

Корректоры: Н. Аук и Г. Запорожец