Устройство для получения разностной частоты двух импульсных последовательностей

О П И С А Н И Е 373857

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.Xll.1970 (№ 1602332/26-9) с присоединением заявки №

Приоритет

Опубликовано 12.Ш.1973. Бюллетень № 14

Дата опубликования описания 18.V.1973

М. Кл, Н 03k 3 72

Комитет по делам изобретений и открытий ори Совете Министров

СССР

УДК 621.373АЗ (088.8) Авторы изобретения

В. В. Ставницкий и Н. В. Чернец

Заявитель Специальное конструкторское бюро систем автоматического управления

УСТРОЙСТВО ДЛЯ ПОЛУЧЕНИЯ РАЗНОСТНОЙ ЧАСТОТЫ

ДВУХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к области импульсной техники.

Известны устройства для получения разностной частоты двух импульсных последовательностей, имеющие два аналогичных канала, содержащие входные формирователи и выходную схему совпадения в каждом из каналов и последовательно соединенные блок запрета и блок запоминания, общие для обоих каналов.

Целью изобретения является повышение разрешающей способности и расширение частотного диапазона работы устройства. Это достигается путем введения в каждый из каналов инвертора и блока памяти и изменения связей между блоками, составляющими известное устройство.

На чертеже изображена развернутая функциональная схема предлагаемого устройства.

Входной блок 1 первого канала для сигнала

Х состоит из формирователей 1, 2 и инверторов 8, 4. В каждом периоде сигнала Х формирователи выдают импульсы Х и Х различной длительности, а инверторы — инверсные сигналы Х1 и Х2 этих импульсов.

Входной блок II второго канала для сигнала Y состоит из формирователей 5, б и инверторов 7, 8. В каждом периоде сигнала Y блок II выдает два импульса Ут и Уз и два инверсных им импульса У1 и 1 . Соблюдаются следующие соотношения длительностей импульсов 1= Y)> Х2 У2» Х2)Хь У2 Ут

Блоки Ш и IV памяти предназначены для запоминания импульсов. Они состоят из триггеров 9, 10 и схем П вЂ” 1б «И».

Блок V запрета состоит из триггера 17 и схем 18 и 19 «И», блоки VI u VI I совпаде1о ния — из схем 20 и 21 «И», блок VIII запоминания предыдущего импульса — из триггера 22 и схем 28 и 24 «И».

Выходные сигналы перечисленных блоков устройства могут иметь два значения — ед :r15 ничный (разрешающий) и нулевой (запрещающий) .

Работа устройства основана на том, что, если входные частотные сигналы идут с разницей, меньшей Хь то срабатывает блок V запрета, на единичном выходе которого появляется нуле:. é сигнал, а на нулевом — единичный. При этом сбрасываются блоки III u

IV памяти, запрещается проход импульсов

25 через блоки VI u VII совпадения и запрещается изменение состояния блока ЧШ запоминания предыдущего импульса. По окончании импульсов Х2 и У> блок запрета возвращается в исходное состояние.

Таким образом, если периоды входных сигЗка палов Х и Y отличаются на величину, мень373857

Составитель Э. Сапежко

Текред Т. Курилко

Изд. № 1317 Тираж 780

Корректор О. у орина

Пол писное

Редактор T. Юрчикова

Заказ 1352/16

Типография, пр. Сапунова, 2 шую Х1, то через схему 18 срабатывает триггер l i, па единичном выходе которого появляется пулевой сигнал, а на нулевом — ед 1ничпый, Прп этом запрещаетсч проход импульсов через схемы 20, 21, 28 и 24. По окончании импульса Х1 через схему 12 сбрасывается триггер 9, а по окончании импульса

У через схему 15 сбрасывается триггер 10 в исходное состояние. По окончании импульсов

Х и Ув через схему 19 триггер 17 устанавливается в исходное состояние.

Когда импульсы Х и У идут со сдвигом, большим Хь то импульсы Х и Х> с выхода входного блока 1 через схему 11 подаются на триггер 9. После срабатывания триггера 9 единичный сигнал с его выхода поступает на схемы 20 и 28.

Если предыдущий импульс проходил по каналу Х, то единичный сигнал с выхода триггера 22 подается на один пз входов схем 18 и

20, а нулевой сигнал с другого выхода триггера 22 подается на один из входов схем 14 и 21. Когда кончается импульс Х, единичный сигнал Xi разрешает прохождение сигнала

Х на выход схемы 20. По окончании импульса Хз сигнал на выходе схемы 20 исчезает, кроме того, сигнал Хг и единичный сигнал с триггера 22 через схему 18 сбрасывает триггер 9, при этом единичный сигнал на его выходе превращается в нулевой, Если предыдущий импульс проходил по каналу У, то нулевой сигнал подается с выхода триггера 22 на схемы 14 и 21, поэтому по окончании импульса Xi на выходе схемы 20,4 выходной сигнал не появляется; по окончании импульса Ха сигнал Хв и единичный сигнал с выхода триггера 9 через схему 28 устанавливают триггер 22 в другое состояние, при котором единичный сигнал с выхода триггера 22 подается на схемы 20 и 18. Этот сигнал и сигнал Х> через схему 18 устанавливают триггер 9 в исходное состояние.

Таким образом, если частоты входных сигналов Х и У не равны, то на выходах соответствующих блоков совпадения появляются импульсы разностной частоты, Предмет изобретения

Устройство для получения разностной частоты двух импульсных последовательностей, содержащее входные формирователи и выходную схему совпадения в каждом из каналов, последовательно соединенные блок запрета и блок запоминания, общие для обоих каналов, отличающееся тем, что, с целью повышения разрешающей способности и расширения частотного диапазона работы, в каждый из каналов введены инвертор и блок памяти, включенные между входными формирователями и соответствующими входами выходных схем совпадения, подсоединенных одними входами к выходу триггера блока запрета и другими входами к соответствующим

®0 выходам триггера блока запоминания, при этом второй выход триггера блока запрета соединен с входами схем совпадения блоков памяти, подключенных другими входами к выходам упомянутых инверторов.