Приемное интегральное логическое устройство

367553

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Сова Соеатских

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. Н 03k 19/08

Заявлено 31,!1!.1971 (№ 1640964/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 23Л.1973. Бюллетень № 8

Дата опубликования описания 28.III.1973

Комитат по делам иаобретаний и открытий при Соаета Министров

СССР

УДК 681.322(088.8) Авторы изобретения

В. М. Долкарт Г. Х. Новик, С. Ф. Редина и В. Н. Степанов

Заявитель

ПРИЕМНОЕ ИНТЕГРАЛЬНОЕ ЛОГИЧЕСКОЕ

УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности, к технике передачи быстродействующих сигналов по длинным линиям связи.

В современных вычислительных системах отдельные устройства объединяются в единый комплекс с помощью унифицированных систем связи — сопряжений (интерфейсов), включающих в себя унифицированные шины и унифицированные электронные схемы, управляющие прохождением сигналов по шинам сопряжения. При этом к одной линии связи, возбуждаемой задающим устройством, подключается большое число приемных устройств, распределенных вдоль линии.

Приемные устройства, распределенные вдоль линии, должны иметь высокий входной импеданс, чтобы не оказывать влияния ча характеристический импеданс линии. Приемные устройства должны также иметь четкую пороговую точку срабатывания и обеспечивать примерно равный запас от помех для уровня «Лог.0» и «Лог. 1» передаваемых сигналов. Кроме того, часто требуется подключать устройства к линии связи и отключать от нее в соответствии с определенной последовательностью управляющих сигналов.

Известны приемные интегр альные логические устройства для приема сигналов из линий связи, возбуждаемых от стандартных интегральных схем с транзисторно-транзисторной логикой (ТТЛ), содержащие входной эмиттерный повторитель и транзисторно-транзисторный логический элемент и позволяющие подключать до 20 приемных устройств к одной линии связи.

Однако известные интегральные приемные устройства имеют сравнительно невысокий входной импеданс, так как входной повто10 ритель возбуждает непосредственно мощный выходной каскад. При этом входной ток, определяемый резистором в эмиттере входного повторителя, увеличивается при,увеличении входного напряжения.

15 Кроме того, известные схемы имеют малую температурную стабильность и большой разброс входных пороговых напряжений.

Целью изобретения является увеличение входного сопротивления и обеспечение ста20 бильного порогового уровня.

Это достигается тем, что в предлагаемое устройство введен генератор тока на двух транзисторах, первый из которых, включенный последовательно в эмиттерную цепь транзистора входного эмиттерного повторителя, соединен своим коллектором со входом транзисторно-транзисторного логического элемента, базой — с базой и коллектором второго транзистора генератора тока и через рези30 стор — с шиной коллекторного питания, а ба367553

65 за транзистора входного эмиттерного повторителя соединена с общей шиной через фиксирующий диод.

На фиг. I приведена схема предлагаемого устройства; на фиг. 2 — схема подключения интегральных приемных устройств к линии связи.

Устройство работает следующим образом.

Сигнал с выхода задающего устройства через линию связи подается на базу транзистора 1, работающего в режиме эмиттерного повторителя. Эмиттер транзистора 1 подключен к генератору тока, образованному транзисторами 2 и 8 и резистором 4.

Транзисторы 2 и 8 идентичны и в интегральном исполнении имеют практически одинаковые параметры. Базы этих транзисторов объединены, поэтому их базовые токи равны и при работе в активной области коллекторные токи также будут р авны. Следовательно, транзистор 2 является генератором тока и ток в его коллекторе не зависит от входного напряжения схемы.

При подаче на вход положительного напряжения, превышающего пороговый уровень приемной схемы, транзистор 1 включается и напряжение с его эмиттера, повторяющее входное напряжение со сдвигом на прямое падение на базо-эмиттерном переходе, подается на вход многоэмиттерного транзистора 5 выходного каскада, состоящего из транзисторов 5; б; 7 и 8, диода 9, резисторов 10; П; 12 и 18 и представляющего собой стандартный клапан «И-НЕ» ТТЛ. Если на управляющем входе «Запрет» имеется высокий уровень

«Лог. 1», на выходе устанавливается низкий уровень «Лог.0». При этом через транзистор

2 протекает ток из транзистора 1, входной ток устройства приема определяется в основном током генератора тока, деленным на коэффициент В> усиления транзистора 1, и схема приема в диапазоне входных напряжений от порогового уровня до напряжений, равного сумме напряжения питания Е и прямого падения напряжения база — коллектор транзистора 1, практически не зависит от величины входного напряжения.

Ток коллектора транзистора 2 выбирается равным входному току стандартного клапана

ТТЛ при уровне «Лог. О» на входе клапана.

Ток генератора тока не должен рассчитываться на разброс входных токов клапанов

ТТЛ, так как для каждой конкретной интегральной схемы процентное изменение сопротивления резистора 10, определяющего входной ток выходного каскада, равно процентному изменению сопротивления резистора 4, определяющего ток генератора тока. Поэтому, например, при уменьшении сопротивления резистора 10 из-за технологического разброса будет увеличиваться входной ток стандартного клапана ТТЛ, но при этом также уменьшается сопротивление резистора 4 и, следовательно, увеличивается ток генер атор а тока.

1О

25 зо

4

Таким образом, входной ток приемной схемы меньше входного тока клапана ТТЛ в В раз (где Bi — коэффициент усиления по току входного транзистора 1); схема имеет высокий входной импеданс.

При напряжении на входе устройства приема ниже порогового уровня транзистор 1 выключен, а через транзистор 2 протекает ток от источника питания +Е через резистор

10 и базо-эмиттерный переход транзистора 5.

Величина сопротивления резистора 4 выбирается относительно сопротивления резистора 10 так, чтобы в этом случае ток создавал на коллекторе транзистора 2 напряжение порядка 0,3 в. В результате на входе транзистора 5 устанавливается низкий уровень «Лог. О», обеспечивающий на выходе схемы высокий уровень «Лог. 1». Входной ток приемной схемы в этом режиме определяется обратным током утечки базо-коллекторного перехода транзистора 1 и в диапазоне входных напряжений от порогового уровня приемной схемы до уровня 0,7 в, устанавливаемого входным фиксирующим диодом 14, также практически не зависит от величины входного напряжения. Фиксирующий диод 14 включается для защиты от отрицательных выбросов напряжений на входе схемы приема.

Входное пороговое напряжение приемной схемы при использовании входного повторителя выше порога срабатывания стандартных клапанов ТТЛ на падение напряжения на базо-эмиттерном переходе транзистора 1 и равно утроенному прямому напряжению на переходе база — эмиттер кремниевых интегральных транзисторов. В результате обеспечивается высокая стабильность порогового напряжения, так как оно определяется только свойствами кремния и не зависит от изменений сопротивления резисторов и коэффициента усиления транзисторов.

Увеличение порога срабатывания повышает статический запас от помех для уровня

«Лог. О» передаваемых сигналов на величину порядка 0,7 в по сравнению с использованием стандартных интегральных схем ТТЛ.

Увеличение запаса от помех для уровня

«Лог. 1» передаваемых сигналов достигается включением согласующего резистора 15 (см. фиг. 2), подсоединенного к источнику +E, на входе интегральной приемной схемы 1б, включенной в конце линии связи.

Предмет изобретения

Приемное интегральное логическое устройство, содержащее входной эмиттерный повторитель и транзисторно-транзисторный логический элемент, отличающееся тем, что, с целью увеличения входного сопротивления и обеспечения стабильного порогового уровня, оно содержит генератор тока на двух транзисторах, при этом первый транзистор, включенный последовательно в эмиттерную цепь транзистора входного эмиттерного повторите367553

Фиг 2

Составитель Л, Рубинчик

Техред Л. Грачева

Корректоры: A. Николаева и М. Коробова

Редактор Г. Котельский

Заказ 605/17 Изд. ¹ 1162 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Ж-З5, Раушская наб., д. 4/5

Типография, пр. Сапунова. 2. я, соединен своим коллектором со входом транзисторно-транзисторного логического элемента, базой — с базой и коллектором второго транзистора генератора тока и через резистор — с шиной коллекторного питания, а база транзистора входного эмиттерного повторителя соединена с общей шиной через фиксирующий диод.