Аналого-цифровой преобразователь

365830

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21.1.1971 (Pk 1618917/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 08 1.1973. Бюллетень № 6

Дата опубликования описания 15.111.1973

М. Кл. Н 03k 13/17

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

Заявитель

В. Н. Ермаченков, В. И. Егоров и Г. М. Зайднер

Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации

АНАЛОГО-ЦИФРОВОЙ ПPЕОБРАЗОВАТЕЛЬ

Изобретение относится к импульсной технике и может быть использовано для преобразования вида у=кхз и у=к х.

Известны аналого-цифровые преобразователи (АЦП), содержащие регистр кода, преобразователь цифра-аналог, нуль-орган, генератор импульсов, распределитель, логические схемы «И» и «ИЛИ».

Однако для осуществления функционального преобразования требуются дополнительные аналоговые блоки.

С целью расширения функциональных возможностей в предлагаемый преобразователь введены сдвиговый регистр, регистр квадратов, сумматор, коммутатор, причем выходы распределителя, начиная со второго, подключены через первые логические схемы «И» ко входам четных разрядов сдвигового регистра и через логические схемы «ИЛИ» — ко входам четных разрядов сумматора, другие входы логических схем «ИЛИ» соединены с выходами четных разрядов регистров квадратов, выходы нечетных разрядов которого подключены к соответствующим разрядам сумматора, вторые входы последнего соединены с соответствующими выходами сдвигового регистора, а выходы через вторые логические схемы «И» подключены ко входам регистра квадратов; одни входы коммутатора соединены с выходами сумматора, другие входы которого подключены к выходам регистра кода, а выходы — через преобразователь цифра-аналог соединены со входом нуль-органа, выход которого подключен ко вторым входам первых и вторых логических схем «И».

На чертеже приведена блок-схема предлагаемого преобразователя.

Для получения функционального кода вычисляют квадраты линейного кода на каждом шаге поразрядного уравновешивания по формуле

А, = (А,, + Вз) + 2Ат тВ„ где А; — значение линейного кода íà ii-ом шаге уравновешивания;

В;=А; — А; т, т. е. значение кода, прибавляемого к линейному коду на -ом шаге.

Сумма А ; < и Вз; не дает переносов и может быть получена обычным логическим сло2о жением на схемах «ИЛИ». Удвоенное произведение 2А; <В; представляет собой А; <, сдвинутое на (т — 1) разрядов вправо.

Устройство работает следующим образом.

Сигнал «Признак датчика» управляет

25 и-разрядным коммутатором 1, пропуская на входы преобразователя 2 цифра-аналог линейный код с триггеров Т1 — Т„регистра т кода или квадратичный с и старших разрядов ит-разрядного сумматора 4, где т — опредеÇ0 ляется требуемой точностью функционального

3658ЗО преобразования и может быть выбрана в пределах n(m(2,(n — 1). В зависимости от принятого кода преобразователь 2 формирует линейное или функциональное компенсирующее напряжение У„для сравнения с измеряемой величиной U,. Если U„)U„, вырабатывается сигнал на выходе а нуль-органа 5, а если

U,(U, вырабатывается сигнал на выходе б.

Распределитель б управляющих импульсов, принимая импульсы с генератора 7 импульсов, записывает в триггера T> — Т„8 кода поочередно «1», начиная со старшего разряда.

Получаемые коды на каждом шаге поразрядного уравновешивания через и-разрядный коммутатор 1 поступают на преобразователь 2, с выхода которого У„поступает на нуль-орган 5 для сравнения с U . Если У(У„то сигнал с выхода а нуль-органа 5 через схемы8«И» сбрасывает триггер Т; в «0». Если U„) UH, то триггер Т; остается в «1». Таким образом, на последнем шаге поразрядного уравновешивания в триггерах Т вЂ” Т„регистра 8 формируется линейный код. Одновременно с линейным формируется код, равный квадрату линейного.

К моменту начала оцифровки устройство находится в нулевом состоянии. Сигнал с первого выхода распределителя б через схему

«ИЛИ» 9 поступает на вход т-разрядного сумматора 4, где суммируется с нулевыми значениями т-разрядного регистра 10 квадратов и т-разрядного сдвигового регистра 11, т. е. в сумматоре 4 получаем квадрат первого значения уравновешиваемого линейного кода.

В зависимости от результата сравнения

U„U„„, если U ) U, тогда по сигналу с выхода б нуль-органа 5 содержимое сумматора

4 перезаписывается в регистр 10 квадратов через вторые логические схемы «И» 12 и запись

«1» во второй разряд сдвигового регистра П через первые логические схемы «И» 18 сразу после выполнения сдвига. Если U (U;, тогда по сигналу с выхода а нуль-органа 5 сбрасывается триггер Т; регистра 8 линейного кода.

На каждом шаге поразрядного уравновешивания в m-разрядном сдвиговом регистре 11 формируется и хранится удвоенное произведение для сложения в сумматоре 4 с суммой квадратов, которая формируется логическим сложением i-ro выхода распределителя б с

2i-ным разрядом регистра 10 квадратов, в котором хранится квадратичный код предыдушего шага уравновешивания.

При преобразовании линейной у=кх и функциональной величины вида у=к)/ х на вход, преобразователя 2 цифра-аналог поступает код с триггеров Т вЂ” Т регистра 8, ре1О зультат снимается с регистра 8 в первом случае и с регистра 10 квадратов во втором случае.

При преобразовании функциональной величины вида у=кх на входы преобразователя 2

15 цифра-аналог поступает код с сумматора 4, а результат снимается с линейного регистра 8.

Предмет изобретения

20 Аналого-цифровой преобразователь, содержащий регистр кода, преобразователь цифрааналог, нуль-орган, генератор импульсов, распределитель, логические схемы «И», «ИЛИ», отличающийся тем, что, с целью расширения

25 функциональных возможностей устройства, в него введены сдвиговый регистр, регистр квадратов, сумматор, коммутатор, причем выходы распределителя, начиная со второго, подключены через первые логические схемы «И» ко

30 входам четных разрядов сдвигового регистра и через логические схемы «ИЛИ» — ко входам четных разрядов сумматора, другие входы логических схем «ИЛИ» соединены с выходами четных разрядов регистра квадратов, выходы

З5 нечетных разрядов которого подключены к соответствующим разрядам сумматора, вторые входы последнего соединены с соответствующими выходами сдвигового регистра, а выходы через вторые логические схемы «И» под4О ключены ко входам регистра квадратов; одни входы коммутатора соединены с выходами сумматора, другие входы которого подключены к выходам регистра кода, а выходы — через преобразователь цифра-аналог соединены

45 со входом нуль-органа, выход которого подключен ко вторым входам первых и вторых логических схем «И».

365830

Составитель И. Степанов

Редактор Т. Морозова Техред Л. Богданова Корректоры: Л. Царькова и И. Божко

Заказ 531!14 Изд. № 1169 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2