Дешифратор кодовых интервалов времени
365039
О П И С А Н И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Саввтокик
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 04Х1.1970 (№ 1445673/26-9) с присоединением заявки №
Приоритет
М. Кл. Н 0.3k 1,3/24
G 061 5,00
Комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 621.374.,32 (088.8) Опубликовано 28.Х11.1972. Бюллетень № 5 за 1973
Дата опубликования описания 1.111.1973
Авторы изобретения
А. И. Кулешов, И. М. Лазер, П. И. Овсищер, С. В. Карпович и Г. Д. Нестеренко
Заявитель
ДЕШИФРАТОР КОДОВЫХ ИНТЕРВАЛОВ ВРЕМЕНИ
Изобретение относится к импульсной технике. Дешифратор может быть использован, например, в импульсных радионавигационных устройствах для декодирования информации, представленной в виде кодовых интервалов времени.
Известны дешифраторы кодовых интервалов времени на потенциальных логических элементах «И — НЕ (ИЛИ вЂ” HE)», состоящие из устройства ввода информации, сдвигающего регистра, каждый разряд которого содержит три триггера с раздельным запуском — один памяти и два коммутационных, причем нулевой выход первого коммутационного триггера соединен с единичным входом триггера памяти, а единичный выход — с единичным входом другого коммутационного триггера, нулевой выход второго коммутационного триггера соединен с нулевым входом триггера памяти, а нулевые входы коммутационных триггеров— со входом тактовых импульсов, и схем временной селекции.
Эти дешифраторы, вследствие разброса скоростных свойств логических элементов допускают возможность состязания логических схем.
С целью устранения состязаний логических схем, в предлагаемом дешифраторе единичный выход триггера памяти соединен с единичным входом первого коммутационного триггера, а второй нулевой вход этого триггера — с единичным выходом первого коммутационного триггера предыдущего разряда.
На чертеже приведена функциональная блок-схема устройства.
5 Дешифратор кодовых интервалов времени состоит из устройства ввода информации 1 на потенциальных логических элементах
3,1, 9,2, Эсз, ЭО4, к-разрядного сдвигающего регистра 2, каждый разряд которого состоит
10 из триггера памяти разряда (элементы 3;1 и 9;2) и двух коммутационных триггеров (элементы Э 8, 3;4 н 3;5, 3;6, где i — номер разряда регистра) и схем временной селекции 8 н 4, подключенных своими входами ко входу
15 дешифратора и единичным выходам разрядов регистра 2, соответствующих правильным кодам.
Количество разрядов регистра;? определяетt,,ся из соотношения к = — ", где t„- — база де20 Т шифрируемого кода, а Т вЂ” период следования тактовых импульсов.
Информация, поступающая в первый разряд регистра 2 с элемента Эс4 устройства вво25 да 1 и вводимая в триггер памяти первого разряда ближайшим тактом, при переносе последующими тактами нз разряда в разряд снимается с единичного выхода комм«тацпонного триггера предыдущего разряда (элемент
30 3;8) и поступает на нулевой вход другогоком365039
Связи, заведенные с выходов элементов 31б и 314 на вход элемента Эв4 устройства ввода, при большой длительности импульса на входе дешифратора формируют вводимый в регистр
5 2 импульс, сужая его до длительности одного периода тактовых импульсов.
Схемы временной селекции 8 и 4 дешифруют коды, если положение во времени информационных импульсов, разделяющих кодовые ин10 тервалы времени, соответствует правильному коду.
Дешифратор кодовых интервалов времени
15 на потенциальных логических элементах
«И — НЕ (ИЛИ вЂ” НЕ)», состоящий из устройства ввода информации, сдвигающего регистра, каждый разряд которого содержит три триггера с раздельным запуском — один памя20 ти и два коммутационных, причем нулевой выход первого коммутационного триггера соединен с единичным входом триггера памяти, а единичный выход — с единичным входом другого коммутационного триггера, нулевой
25 выход второго коммутационного триггера соединен с нулевым входом триггера памяти, а нулевые входы коммутационных триггеров— со входом тактовых импульсов, и схем временной селекции, отличающийся тем, что, с цель1о
30 устранения состязаний логических схем, единичный выход триггера памяти соединен с единичным входом первого коммутационного триггера, а второй нулевой вход этого триггера — с единичным выходом первого комму35 тационного триггера предыдущего разряда. 2
i ЧсщОоастб о I ) аразряа регистра 2йрагряд регистра! ! ааааа 1!! (й,а р,Д
Ф"разряа регистр !! !
1! ! !
Тираж 780
Подписное
Изд. № 109
Заказ 324/11
Типография, пр. Сапунова, 2 мутационного триггера последующего разряда.
При отсутствии информационных импульсов на входе дешифратора во всех разрядах регистра 2 записан «0» (на выходах элементов
Э,2 триггеров памяти). С появлением информационного импульса на входе дешифратора срабатывает запоминающий триггер (элементы Эв8, 3p4), и информация с его выхода поступает на нулевой вход (элемент 3>5) первого разряда регистра 2.
Ближайший тактовый импульс вызывает срабатывание элемента Э15; в результате триггер памяти (элементы 3 1, 3,2) переключается, и на элементе Э12 появляется «1». По окончании такта, переключившего указанный триггер, происходит перестройка коммутационных триггеров первого разряда, в результате чего первый коммутационный триггер (элементы
Э 5, Э1б) находится в нулевом состоянии, а второй (элементы 3>8, 3,4) оказывается в единичном состоянии.
Следующим тактом единица переносится во второй разряд, а в первом разряде устанавливается «0». При этом по окончании тактового импульса коммутационные триггеры первого и второго разрядов перестраиваются: первый триггер первого разряда — в единичное состояние, второй триггер первого разряда — в нулевое состояние, первый триггер .второго разряда — в нулевое состояние, а второй триггер второго разряда — в единичное состояние. Аналогичным образом информация продвигается в последующие разряды.
Предмет изобретения
