Постоянное запоминающее устройство с непосредственной выборкой

ОПИСАН И

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ

5724

Союз Советских

Социалистических

Республик ОЮЗЯАЯ

11"1ЯСИ> т нь Ы д

Зависимое от авт. свидетельства №вЂ”

Заявлено 17.VI I I.1970 (№ 1467495/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 11.IV.1972. Бюллетень № 13

Дата опубликования описания 16.V.1972

G 11с 17/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

81.327.66 (088.8) Авторы изобретения Л. О. Ваганяи, А. М. Иванов, 3. Ю. Халитова и Я. А. Хетагуров

Заявитель

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С НЕПОСРЕДСТВЕННОЙ ВЫБОРКОЙ

Изобретение относится к области цифровой вычислительной техники и может быть исотользовао,в запоминающих устройствах цифровых вычислительных машин.

Известны постоянные запоминающие устройства (ЗУ) с непосредственной выборкой, например постоянное запоминающее устройство трансформаторного типа, в котором для записи кодов используются многообмоточные трансформаторы.

Однако такое устройство требует большого объема оборудования и большого объема монтажных работ,при за циси информации (кодовый провод в наихудшем случае прошивает столько сердечников, сколько разрядов содержит код).

Кроме того, в нем применяются разнообразные элементы для выполнения логических и за поминающих функций, и невозможно интегральное исполнение всего ЗУ, Целью изобретения является повышение надежности ЗУ, сокращение объема оборудования, унификация применяемых элементов и обеспечение интегрального исполнения ЗУ с непосредственной выборкой.

Эта цель достигается тем, что в качестве на копителя применен счетчик в режиме, последовательного счета, а для выделения определенных кодов — временный дискриминатор, состоящий из и кольцевых переочетных схем.

Коэффициенты пересчета Р,, Р„..., P этих схем и число разрядов т счетчика связаны соотношением 2 "(Рь P2, ..., P„. Кроме того, в устройстве применена общая схема «ИЛИ»

5 и,программное устройство. Программное устройство выполнено на логических вентилях, входы которых подключены к тем элементам кольцевых пересчетных схем, порядковый номер которых равен остатку от деления поряд10 кового номера временного импульса, выделяющего определенный код, на число элементов кольцевой пересчетной схемы, и к определенным выходным ячейкам дешифратора адреса, представляющим собой многокодовые

15 схемы «ИЛИ. Счетчик, кольцевые пересчетные схемы и адресный регистр охвачены логической обратной связью,с выхода общей схемы «ИЛИ» через элемент задержки для установки всей схемы в исходное, положение

20 после выборки необходимого кода.

На чертеже изображена блок-схема предложенного ЗУ.

ЗУ состоит из схемы пуска и останова 1, задающего генератора 2, входных вентилей 8

25 и 4, кольцевых пересчетных схем 5 и 6, логических вентилей 7 — 22 общей схемы «ИЛИ»

23, счетчика 24, выходных вентилей 25 — 28, входного вентиля 29, регистра адреса 80, дешифратора адреса З1, выходными ячейками82

30 которого являются многовходовые схемы

335724

3

«ИЛИ», логической обратной связи 38 через элемент задержки 84, стробирующей связи 85, входной связи пуска и останова 8б, входной связи установки в исходное состояние 87 и входной связи установки адреса 88.

Кольцевая пересчетная схема 5 состоит из элемента «О» 89, элемента «1» 40, элемента

«2» 41, элемента «3» 42. Кольцевая пересчетная схема б состоит из элемента «О» 43, элемента «1» 44, элемента «2» 45, элемента «3»

4б и элемента «4» 47. Счетчик 24 состоит из элементов 48 — 51. Логические вентили 7 — 22 образуют устройство, предназначенное для выделения временных импульсов от О до 15.

Связи на входы вентилей 7 — 22 заведены с тех элементов кольцевых пересчетных схем, порядковый номер которых равен остатку от деления, порядкового номера временного импульса, выделяющего необходимый код, на число элементов кольцевой пересчетной схемы, и с выходных ячеек 32 дешифратора адреса 81.

ЗУ работает следующим образом.

Перед обращением к устройству кольцевые пересчетные схемы 5 и б, счетчик 24 и регистр адреса 30 устанавливаются в исходное состояние с,приходом импульса на входную связь установки в исходное состояние 87. С входной связи установки адреса 88 код адреса записывается в регистр адреса 80. В дешифраторе адреса 81 возбуждается одна из выходных ячеек 82. Разрешающий сигнал с этой ячейки поступает на один из трех входов одного из вентилей 7 — 22.

Задающий генератор вырабатывает импульсы, поступающие на входные вентили 8, 4 и

29, с которых сигналы поступают соответст.венно в кольцевые,пересчетные схемы 5 и б, а также на счетчик 24 только при поступлении сигнала на входную, связь 3б, запускающую схему 1. Сигнал,,пришедший со схемы 1, разрешает прохождение импульсов задающего генератора 2 через входные вентили 8, 4 и 29.

B элементы «О» 89 и 48 схем 5 и б и элемент

50 счетчика 24 записывается «1». С приходом каждого импульса с задающего генератора 2

«1» переносится в,следующие элементы схем

5 и б, а содержимое счетчика 24 изменяется на «1». Как только на всех входах одного из вентилей 7 — 22 появятся сигналы, выходной

50 сигнал с этого вентиля поступает на общую схему «ИЛИ» 28. С выхода схемы 23,сигнал поступает сразу в логическую обратную связь

88 и стробирующую связь 35. Сигнал стробирующей связи 85 разрешает считывание информации, записанной к этому моменту времени в счетчике 24, и на выходных вентилях

25 — 28,появляется необходимый код. Сигнал с выхода схемы «ИЛИ» 28, поступающий в логическую обратную связь 88, задерживается элементом задержки 84 и затем после появления кода на выходах вентилей 25 — 28 устанавливает схемы 1, 5 и б, счетчик 24 и регистр адреса 80 в исходное, состояние. ЗУ готово к следующему обращению.

Предмет изобретения

Постоянное запоминающее устройство с непосредственной выборкой, состоящее из регистра адреса, дешифратора адреса с многовходовыми схемами «ИЛИ» на его выходах, шразрядного счетчика со схемами «И» на его выходах, и ккооллььццееввыых х ппеерреессччееттнныых х ссххеемм, коэффициенты пересчета Рь Р, ... Р„которых и число разрядов т счетчика связаны соотношением 2m(Рь p, ... p„логических вентилей, выходы которых подключены к общей схеме «ИЛИ», задающего генератора, схемы пуска и останова, выходы которых подключены ко входам входных вентилей, схемы установки в исходное .положение и линии задержки, отличающееся тем, что, с целью .повышения надежности и сокращения размеров постоянного запоминающего устройства, входы логических вентилей соединены с выходами многовходновых схем «ИЛИ» адресного дешифратора и с выходами элементов кольцевых пересчетных схем, порядковый номер которых равен остатку от деления порядкового номера временного импульса, выделяющего определенный код, на число элементов кольцевой пересчетной схемы, а выходы логических вентилей соединены со входами общей схемы «ИЛИ», выход которой:подключен ко входам схем «И» rn-разрядного счетчика и ко входу линии задержки, которая, соединяя выход общей схемы «ИЛИ» со входом схемы установки в исходное положение, образует обратную логическую связь.

335724

Составитель В. Вакар

Техред А. Камышникова

Редактор Л. Утехина

Корректор Е. Исакова

Типография, пр. Сапунова, 2

Заказ 1172/9 Изд. г1 524 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5