Устройство для умножения и деления частотно- импульсных сигналов

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 04.Ч.1970 (№ 1435014/26-9) с присоединением заявки №вЂ”

Приоритет

Опубликовано 21.III.1972. Бюллетень № 11

Дата опубликования описания 20.IV.1972

М. Кл, G 06g 7/16

Н 03k 5/00

Комитет па делам изабретеиий и открытий при Совете Ьйииистрав

СССР

УД К 681.325.5:621.374.4 (088.8) Авторы изобретения

Г. О. Паламарюк, М. Б. Никифоров и Л. Н. Костяшками

Рязанский радиотехнический институт

Заявитель

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ И ДЕЛЕНИЯ ЧАСТОТНОИМПУЛЬСНЫХ СИ ГНАЛОВ

Изобретение относится к вычислительной технике и может быть использовано для обработки частотно-импульсной информации.

Известны устройства для умножения и деления частотно-импульсных сигчалов, содержащие множительно-дел ительное устройство и дешифратор:

Однако эти устройства имеют недостаточную точностЬ.

С целью повышения точности предлагаемое устройство содержит реверсивный счетчик, схемы совпадения, линии задержки, реверсивный запоминающий регистр, вычитающие устройства, схему сборки и частотно-импульсную следящую систему, вход которой соединен с выходом множительно-делительного у стройства и со входом реверсивного счетчика, другой вход которого подключен к выходу частотноимпульсной следящей системы, выходы разрядсхв реверсивного счетчика соединены с первыми входами соответствующих схем совпадения, вторые входы которых соединены с одним из входов устройства, подключенного через линию задержки ко входам разрядов реверсивного счетчика, а выходы схем совпадения соединены со входами разрядов ре версивного запоминающего регистра, выходы которых подключены ко,входам дешифратора, выходами соединенного со входами двух схем совпадения, у одной из которых ко входу соедпнена шина опорной частоты, а выход соединен с отрицательным входом реверсивного запоминающего регистра и первым входом вычитающего устройства, а у другой — ко входу подключен выход частотно-импульсной следящей системы, а выход соединен с положительным входом реверсивного запоминающего регистра и вторым входом вычитающего устройства, один из выходов которого подклю10 чен через линию задержки к первому входу выходного вычитающего устройства, а другой — подключен ко входу. схемы сборки, другой вход которой соединен с выходом частотно-импульсной следящеи системы, а выход

15 схемы сборки, подключен ко второму входу выходногб вычптающего устройства.

На чертеже приведена блок-схема .предлагаемого устройства.

В установившемся режиме с выхода множи20 тельно-делительного устройства 1 на вход частотно-импульсной следящей системы, состоящей из реверсивного счетчика 2, преобразователя 8 кода в напряжение, генератора 4 управляемой частоты, поступает пачечная после25 довательность импульсов, преставляющая результат множительно-делительной операции.

С .выхода частотно-импульсной следящей системы сглаженный сигнал поступает через схему 5 сборки и выходное вычитающее устройст30 во б. В реверсивном счетчике 7 с управляю333564

15 щим триггером 8 к приходу каждого импульса частоты Рь поступающей ко входам его разрядов через линию 9 задержки, накапливается разность N чисел р, р +1 — — =N= 0

Р, Р, где Рь 1 », Fs — оперируемые частотно-импульсные сигналы, а

F, — выходная частота.

Результат сравнения, с учетом знака, суммируется импульсами частоты Рь поступающие через схемы 10 совпадения, с содержимым запоминающего регистра 11. Дешифратор 12, при числе N отличном от нуля, записанным в реверсивном запоминающем регистре 11, в зависимости от состояния управляющего триггера И открывает одну из схем 14 или 15 совпадения, при этом в зависимости от знака числа Nна,,положительный или отрицательный вход реверсивного запоминающего регистра 11 поступает опорная частота F<, списывающая число, записанное в регистре 11.

При обнулении регистра 11 дешифратор 12 закрывает обе схемы 14 и 15 совпадения и .поступление опорной частоты Fp на вход регистра 11 прекращается. Число импульсов опор,ной частоты Fa, которая прошла через схему

14 или 15 совпадения на вход регистра 11 и вычитающего устройства 1б, равно числу N, записанному в реверсивном регистре 11. В виду того, что в установившемся режиме число N может принимать значения в диалазоне (— 1; +1), а выход следящей системы точно соответствует результату множительно-делительной операции, корректирующие импульсы вычитаются в вычитающем устройстве 16 и не проходят на выход устройства.

При положительном приращении сигнала навыходе множительно-делительного устройства за счет изменения любых входных аргументов з д. У 1

F поэтому .в реверсивный счетчик 7 записывается положительное число. В результате триггер 8, а следовательно и триггер 18 находятся в состоянии О, при этом открыта схема 15 совпадения и опорная частота Fp списывает число N, записанное в счетчике реверсивного запоминающего регистра,11 и одновременно через вычитающее устройство 1б, схему 5 сборки и вычитающее устройство б поступает на выход успройства. Прохождение импульсов опорной частоты F<> через схему,15 совпадения продолжается до тех пор, пока не л роизойдет обнуление счетчика реверсивного запоминающего регистра 11, т. е. динамическая ошибка компенсируется в каждом периоде.

При отрицательном приращении выходного сигнала множительно-делительного устройства — ) — ; У(— 1

Fg Р, 20

%0

$5

60 в реверсивном счетчике 7 записывается отрицательное число, которое импульсом частоты

F< суммируется с содержимым счетчика реверсивного запоминающего регистра 11, при этом с помощью дешифратора 12 открывается схема 14 совпадения, пропускающая на вход реверсивного запоминающего регистра .11 частоту с генератора 4 управляемой частоты. В качестве списывающей частоты служит выходная частота следящей системы. В этом случае импульсы списывающей частоты поступают через вычитающее устройство 16 и линию

17 задержки на вход вычитающего устройства б, где происходит уменьшение сигнала следящей системы на величину сигнала коррекции,i

Предмет изобретения

Устройство для умножения и деления частотно-импульсных сигналов, содержащее множительно-делительное устройство и дешифратор, отличающееся тем, что, с целью повышения точности, оно содержит реверсивный счетчик, схемы совпадения, линии задержки, реверсивный запоминающий регистр, вычитающие устройства, схему сборки и частотно-импульсную следящую систему, вход которой соединен с выходом множительно-делительного устройства и со входом реверсивного счетчика, другой вход которого подключен к выходу частотно-импульсной следящей системы, выходы разрядов реверсивного счетчика соединены с первыми входами соответствующих схем совпадения, вторые входы которых соединены с одним из входов устройства, подключенного через линию задержки ко входам разрядов реверсивного счетчика, а выходы схем совпадения соединены со входами разрядами реверсивного запоминающего регистра, выходы которых подключены ко входам дешифратора, выходами соединенного со входами двух .схем совпадения, у одной из которых ко входу подключена шина опорной частоты, а выход соединен с отрицательным входом реверсивного запоминающего регистра и первым входом вычитающего устройства, а у другой — ко входу подключен выход частовно-импульсной следящей системы, а выход соединен с положительными входом реверсивного запоминающего .регистра и вторым входом вычитающего устройства, один из выходов которого подключен через линию задержки к .первому входу выходного вычитающего устройства, а другой подключен ко входу схемы сборки, другой .вход которой соединен с выходом частотно-имлульсчой следящей системы, а выход схемы сборки подключен ко второму входу выходного вычитающего устройства, 333564!

Составитель И. Степанов

Техред 3. Тараненко

Редактор И. Морозова

Корректор Е. Михеева

Типография, пр. Сапунова, 2

Заказ 1001/3 Изд. № 399 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, К-35, Раушская наб., д. 4/5