Запоминающее устройство^ei^-

332498

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республин

Зависимое от авт. свидетельства №вЂ”

Заявлено 09. I I I.1970 (№ 1415863/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 14 111.1972. Бюллстснь № 10

Дата опубликования описания 13.1 .1972

М. Кл. G 11c 15/00

Комитет по делам илобретеиий и открытий при Совете Министров

СССР

УДК 681.327.6 (088.8) Автор изобретения

В. И. Корнейчук

Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьской социалистической революции

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно запоминающее устройство (ЗУ), содержащее адресный накопитель, подключенный через дешифратор к регистру адреса, ассоциативный накопитель, соединенный с шифратором, входной регистр, подключенный к блоку управления.

В извсстпом ЗУ .возмоькна нормальная работа адресного накопителя при отказе некоторого числа его ячеек. Это достигается благодаря резервным ячейкам ассоциативного накопителя,,которые не используются при отсутствии отказов, что .приводит к уменьшению фактической емкости ЗУ.

Предлагаемое ЗУ отличается от известного тем, что оно содержит сумматор, первые входы которого соединены с входным регистром, вторые входы — с шифратором, а выходы подключены к регистру адреса, и блок сравне ния кодов, первые входы которого соединены с выходами сумматора, вторые входы — с выходами регистра адреса, а выход подключен к блоку управления. Это позволяет увеличить емкость ЗУ.

Сущность изобретения поясняется чертежом, на котором изображена блок-схема предложенного ЗУ.

Оно содержит входной регистр 1 с информационными входами 2. Управляющие входы 8 регистра 1 соединены с блоком 4 управления. Выходы 5 регистра 1 соединены с перными входами 6 сумматора 7 и первыми входами 8 схем «ИЛИ» 9, вторые входы 10 которых связаны с выходами 11 регистра 12 адреса. Выходы 18,схем «ИЛИ» 9 соединены с ас5 социативным накопителем 14, имеющим входы 15 записи. Ассоциативный накопитель 14 через дешифратор 16 подключен к счетчикуиндикатору 17, который содержит счетный вход 18 и выход 19 переносов со старшего раз10 ряда.

Ассоциативный накопитель 14 через шифратор 20 соединен со вторыми входами 21 сумматора 7, имеющего выход 22 переноса со старшего разряда. Выходы 28 сумматора 7 со15 единены с информационными, входами 24 регистра 12 адреса и первыми входами 25 блока 2б сравнения кодов, вторые входы 27 которого подключены к выходам регистра 12 адреса, а выход 28 — ко входу и блока 4 управлс20 ния. Кроме того, выходы регистра 12 через дешифратор 29 адреса соединены с адресным накопителем 80, связанным с регистром 81 слова.

Запоминающее устройство работает сле2s дующим образом. С помощью контролирующих программ (тестов) или корректирующих ходов, или каким-либо другим способом определяются адреса отказавших ячеек адресного накопителя 80. Указанные адреса последовач0 тельно записываются в свободные ячейки ас332498

30

40

50

Составитель В. Рудаков

Техред Т. Ускова

Корректор Л. Орлова

Редактор В. Фельдман

Заказ 934/5 Изд. № 377 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 социативного накопителя 14, номера которых определяются по состоянию счетчика-индикатора 17. При записи очередного адреса отказавшей ячейки в ассоциативный накопитель 14 к содержимому счетчика 17 по входу 18 прибавляется единица. Таким образом, по счетчику 17 не только определяется номер очередной свободной ячейки ассоциативного накопителя 14, но и фиксируется число запятых ячеек. Переполнение накопителя 14 фиксируется по сигналу:переноса на выходе 19 счетчика 17. После записи в ассоциативный накопитель 14 адресов всех отказавших ячеек адресного накопителя 80 и отсутствии сигнала переноса на выходе 19 счетчика 17 запоминающее устройство готово к работе.

На,входы 2 регистра 1 поступает адрес ячейки, к которой необходимо обратиться, а на входы блока 4 управления поступают сигналы кода операции и начала операции.

Блок 4 управления выдает необходимую последовательность управляющих сигналов, под воздействием, которой адрес с регистра 1 поступает на сумматор 7 и накопитель 14. Из накопителя 14 извлекается многозначный ответ по признаку «не больше», т. е. на его выходе возбуждено столько шин, сколько в нем записано чисел меньших или равных, чем число, находящееся в регистре 1. С помощью шифратора 20 количество возбужденных выходных шин накопителя 14 преобразуется в соответствующий числовой код. Указанный код поступает на сумматор 7, где суммируется с кодом, записанным в регистре 1. Результат суммирования посту пает в блок 2б сравнения кодов по первым входам 25, на вторые входы 27 которого поступает код с регистра 12 и, в случае отсутствия равенства кодов, записывается в регистр 12 и через схемы 9 «ИЛИ» поступает на вход ассоциативното накопителя 14. Вновь извлеченный из накопителя 14 многозначный ответ через шифратор 20 поступает на сумматор 7 и суммируется с кодом, записанным .в регистре 1.

Описаяный процесс будет происходить до тех пор, пока результат очередного суммиро вания не совпадет с кодом в регистре 12. При наличии указанного совпадения в регистре 12 будет находиться исполнительный адрес, по которому происходит обращение к адресному накопителю 80. Переполнение накопителя 80 фиксируется .по сигналу переноса на выходе22 сумматора 7.

5 Предмет изобретения

Запоминающее устройство, содержащее адресный накопитель, подключенный через дешифратор к регистру адреса, ассоциативный

Т0 накопитель, соединенный с шифратором, входной регистр, подключенный к блоку управления, отличающееся тем, что, с целью увеличения емкости устройства, оно содержит сумматор, первые входы которого соединены с вход15 ным регистром, вторые входы — с шифратором, а выходы, подключены .к регистру адреса, и блок сравнения, кодов, первые входы которого соединены с выходами сумматора, вторые входы — с выходами регистра адреса, а

20 выход подключен к блоку управления.