Патент ссср 325633

 

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства J¹

Заявлено 04.Vl!1.1969 (J% 1353279/18-24) с присоедииепием заявки №

Приоритет

Опубликовано 07.1.1972. Бюллетень № 3

Дата опубликования описания 14.I II.1972

М. Кл. С 11с 11/06

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.327.66(088.8) Л вторы изобретения

В. Г. Колесов и A. Я. П

Заявитель

ЦИФРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ ЛОГИЧЕСКОЕ УСТI OÈÑ1 ÂÎ

Изобретение относится к области вычислительной техники. Известны цифровые вычислительные логичешсие у стройства (ЦВЛ У) на однородных магнитных структурах, позволяющие реализовать в оперативных запоминающих устройствах (ОЗУ) функционально полный набор логических операций, арифметические операции, операции сдвига и счета.

При использовании вычислительных устройств такого типа с преобразователями аналоговой величины в цифровой код, а также с преобразователями код-аналог, выполненныхт в виде отдельно о автономного устройства, содержащего генератор тактовых импульсов, счетчик числа импульсов (распределитель импульсов), наборы входных и выходных вентилей, суммирующую сетку сопротивлений и регистр преобразователя, возникает ряд трудностей. Необходимо большое количество дополнительного неоднородного оборудования в системе; происходит неполное использование логических и вычислительных возможиостеи

ЦВЛУ, приводящее к уменьшению коэффицисНТВ загрузки однородного оборудования при его работе с преобразователями аналог-код и код-аналог.

Предлагаемое устройство позволяет уменьшить общее количество оборудования, необходимого для построения преобразователей коднапряжение и напряжение-код в случае их работы с ЦВЛУ на однородных мапштиых структурах. Отличительными признаками описываемого устройства являются следующие: соед ьнеиие выходов усилителей воспроизведения ОЗУ через развязывающие элементы последовательно со входами регистра записи

ОЗУ и регистра преобразователя, обьединение их между собой на выходе управляющего ключа, что приводит к исключени;о буферных

10 накаплившощих и логически. устройств между преобразователями и ЦВЛУ; подсоединение коммутатора, управляющего процессом

l1pL0GpазоВаиия, к выходу генератора THKTOвых импульсов ЦВЛУ, что дает возможность

1 использовать генератор тактовых последовательностей ЦВЛУ в качестве задающего генератора преобразователя; соединение входов реверсивных ключей трех функциональных ячеек ОЗУ с выходами коммутатора, управляющего процессом преобразования. Таким способом ооесиечивастся возможность использования однородного оборудования (ячеек ОЗУ) в качестве счетчиков или распределителя импульсов преобразователя, что приводит к существенному уменьшению необходимого оборудования; соединение выходов схемы сравнения преобразователя со входом устройства управления ЦВЛУ, используемое для обеспечения цикла преобразования; подсоединение входа опроса формирователя конца операции, 325633

Содержимое фЯ в 1-и цикле

Содержимое РП

Сигнал

СХС

ФЯ, =1

o;2= — 1

Содержание операции ии ) к ° и з з фЯа фЯ фЯ! -,==1 о 2 — -- 1

0...0

О...О 1 0...0 и — к к — 1

Считывание ФЯО со сдвигом на один разряд вправо

Любой

0...0 1 0...0

1 0...0 к — 1

Запись содержимого в 1, в

ФЯО и — к к — 1

1...1 О 1...1 и — к к — 1

0...0 1 0...0 и--к к — 1

l. Запись содержимого РО в ФЯО

2. Запись содержимого 1 2 в ФЯ! с конъюнкцией

0...0

0...0 1 0...0 п — к к — 1

0...0

Считывание ФЯО со сдвигом на один разряд вправо

0...0

0...0

1...1 О 1...1 и — к к — 1

0...0 11 0...0 и — к к — 2!. Запись содср2кимого РО В

ФЯО с дизъюнкцией

Любой

О...! 0.. А и — к + к — 2

11 0...0 к — 2

0...0

Считывание ФЯ, в РП («ерез РО) 01 0...0 к — 2

0...0 11 0...0 п — к к — 2

Запись содержимого РО ФЯ!

Любой

0...0 1 О...О и — к;1 x — 2 выдающего сигнал останова процесса преобразования, к выходу коммутатора управления.

На чертеже изображено предлагаемое устройство.

Цифровое вычислительное логическое устройство состоит из накопительной части ОЗУ

1, функционального поля ОЗУ 2, усилителей воспроизведения УВ 8, выходы которых через развязывающие элементы 4 подсоединены как к регистру записи Р3 5, так и последователь- 10 но к РЗ и регистру преобразователя РП 6, и коммутируются ключами записи на Р3 7 и

РП 8. Выход с суммирующего блока сопротивлений 9 подается на вход схемы сравнения

СС 10, выходы которой подсоединены ко вхо- 15 дам устройства управления УУ 11 ЦВЛУ.

Устройство управления ЦВЛУ состоит из коммутатора, управляющего записью 12 в функциональные ячейки ФЯ! 18, ФЯ2 14, ФЯз 15 и коммутатора 16 управляющего считыванием 20 из этих ячеек. Обращение к этим ячейкам осуществляется с помощью реверсивных ключей 17, входы которых соединены с выходами коммутаторов УУ ЦВЛУ. Оба коммутатора управляются тактовыми последовательностя2. Запись содержимого РО 0...0 1 0...0 в ФЯ и — к-)1 к — 2 ми от генератора тактовых импульсов ГТИ

ЦВЛУ 18.

Выход коммутатора, управляющего записью в функциональные ячейки ОЗУ, присоединен ко вхо <у формирователя конца операции 19.

Рассмотрим работу предлагаемого устройства с преобразователем код-напряжение.

В этом случае информация из ОЗУ с выходов УВ 8 через развязыва1ощие элементы при наличии сигнала с ключа записи на РП 6 поступает на вход преобразователя код-напряжение. С выхода суммирующего блока сопротивлений снимается значение преобразуемого напряжения в аналоговой форме (U!!).

Работа в ЦВЛУ в режиме преобразователя напряжение-код, осуществляющего преобразование методом поразрядного взвешивания, происходит следующим образом.

При разрядности слова ОЗУ равной и, количество разрядов преобразователя р авно k.

Очевидно, что n)k. По сигналу начала преобразования из накопительнои части ОЗУ в функциональные ячейки ФЯ, 18, ФЯ 14 и

РП 8 записывается код 0 ... 0 1 0 ... О, а в и — !г lг — 1

0...0 1 0...0 1...1 О 1...1 и†xll к — 2 квак « — 1

325633

20

45 функциональную ячейку ФЯЗ 15 записывается код 1 ... 1 0 1 ... 1. ФЯ и ФЯа оудут дал - е

n — и — 1 /г использованы как ячейки счетчиков и регистры »роме;куто шых констант, а ФЯ1 13— как ячейка хране»ия рсзулыата каждого шага преобразования.

Далее алгоритм преобразования будет осуществляться в зависимости от сигналов, Iloступающих со с. емы сравнения 10 преобразователя.

Обозначим ь31 — — 1 (сигнал с выхода СС10) в случае, если U,,) UII и ь3„.=1 (сигнал ответа со СС10); в случае, есл,l U ((11„где U, — напряжение, посту»а!ощее на вход преобразователя.

В приведенной табл. отражена последовательность операций, выполняемых ЦВЛУ при поступлении сигналов от СС, а также значения кодов, хранящихся в основных накапл1.вающих регистрах (ФЯ1, ФЯ, ФЯз регистр преобразователя) в первом цикле вычисления результата. Сигналы со схемы сравнсния запускают новый цикл работы ЦВЛУ.

Анализ алгоритма функционирования предложенного ЦВЛУ показывает, что при получении от СС сигналов !31 —— 1 или !3 =1 работа устройсгва отличается лишь первым тактом обращения к функциональной части ОЗУ.

При с3 =1 необходимо произвести сначала стирание последней единицы в коде, хранящемся в ячейке результата (ФЯ1 18), а затем осуществить запись единицы в соседний младший разряд числа, в случае 131=1 необходимо произвести запись следующей единицы без предварительного обнуления разряда, стоящс-! о слева от записываемой в этом такте единицы (предшествующего разряда).

Единица, »ояиляющаяся в младшем разряде ФЯ> 14 готовит формирователь конца 0!!ерации Ф1(О 19, который -апускается в нужный момент времени си!ч!алом из УУ ЦВЛУ, выдавая сигнал об окончании операции и о перенесении результата из ФЯ1 в накопитель.

Таким образом, ФЯ выполняет функции регистра промежуто !II»Ix 1""Онстант, и счетчик числа шагов вычпс.!Сипя результата УУ после каждого считывания ФЯ1 (ячейки резульгата) выдает сигнал»а опрос схемы сравнения, и

»осл полу 1еш1я сигналов (01=1 илп »!А=1 подается сп il!11 установки регистра преобр130ватсля и í1:iàcIüíoå (пулевое) состоя»»е. Итак, за время, равное ?рв», (3+3/К вЂ” 1), где К— разрядность преобразователя, a ? „„-„— время !

lo;illoI oopc3lllciilIsI к функциональной часlп

ОЗУ, осуществляется преобразование напряжения, зада!шого в аналоговой форме, в его

ЧИ ЛОВой ЭКВИВалЕНт.

1;ак 1ке 01 bic IB;Iocb, в c I чаях Iol =- 1

»32=1 осущсствля!От лишь нсбольш»е отличия в рабоге ЦВЛУ. Ýòo приводит к poci;!TO »!o простой а»»аратурной ор1а»изац»» у:1равле»пя процессом преобразования.

11рсдмt I »зобретен я

Цифровое вычислительное логи !Сскос устро1!ство, одсржащсе коммутатор тактовых импульсов и схемы сравнения, формирователи, оперативное aa»0»I!I!a!0!TTee устройство (ОЗУ) на х!а!11»тных элементах, усилители воспроизведения, подсое пшенные ко входам реп!стра записи, функциональные реверсивные ключи, соед1шенные со входами адресных шин ОЗУ и устройство у1!равленпя, отлича1ощееся тем, гг, с целью расширения функциональных возможностей устройства, в него введен регистр преобразователя, входы которого через коммутирующие элементы соединены с выходами усилителей воспроизведения, и сумм31j1) I0lII2ß сеl ка co!IPQT!II3ле»1lй, »ОДклю 101»! IH к выходам регистра преооразователя, вы. од схемы сравнения напряжений подключен ко

13 ОДУ по. 1Г01 Овкп кОммУ Га 1 ОР 11 i и к 1013»! х импульсов, Bblxojû которого соединены со входами функциональных р верспвных ключ !!, один из выходов коммутатора соед1шен со входом ollpÎcа формирователя конца о»ернииll, ЬХОД КОТОРОI 0 ПО;1К1Ю IЕН Ко ВХ0.1У, CTрой;тра управле»пя.

325633

Редактор Е. Гончар

Заказ 445/4 Изд. Мз 28 Тирана 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д, 4 5

Типография, пр. Сапунова, 2

Составитель Е. Ивапеева

Тскрсд Л. Камышнпкова

Корректоры: О. Зайцев» и Н. Шевченко