Статистический анализатор

328468

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союв Советсвив

Социалистических

Республии

Зависимое от авт. свидетельства №вЂ”

Заявлено 06.Ill.1970 (№ 1411406/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 02.11.1972. Бюллетень № 6

Дата опубликования описания 28.111.1972

M. Кл. С 06f 15, 36

Комитет ло делам изобретений и открытий при Совете Министров

СССР

УДК 681.332.3 (088.8) Авторы изобретения

Н. П. Помухин, В. A. Долженков и А, С. Мартыненко

Заявитель

СТАТИ СТИЧ ЕСКИ и АНАЛ ИЗАТОР

Изобретение относится к статистическим анализаторам, предназначенным для обработки выборки случайных чисел по заданному алгоритму.

В настоящее время для определения статистических характеристик случайного процесса используют специализированные и универсальные вычислительные машины (СВМ и УВЛ! соответственно) и устройства с ручным или ав таматическим вводом информации. В частности, для расчета статистических характери(:тик случайных процессов находят применение статистические анализаторы с ручным плп автоматическим вводом случайной информации, содержащие блок ввода, который состоит из клавишного устройства, устройства преобразования кодов и логического устройства ввода, блок оперативных регистров с регистромсчетчиком, блок операционных регистров, состоящий из регистра результата, регистра ввода и вспомогательного регистра, блок вывода результатов, который содержит вентильные схемы и дешифраторы с регистрами частостей, логический блок со схемой нормализации и со схемой выбора интервала, блок управления и сумматор, в которых имеет место их узкая целевая направленность, исключающая возможность использования анализаторов при обработке самых разнообразных случайных процессов и явлений.

В предлагаемом анализаторе для повышения быстродействия и облегчения вычислений каждый из пяти тетрад регистра результата и выход каждой из четырех тетрад вспомога5 тельного регистра подключены через сумматор к одноименным разрядам соответствующих регистров, выходы трех других тетрад регистра результата подключены ко входу соответствующих тетрад каждого пз регистров часто10 стей через управляемые вентили, при этом два других одноименных входа управляемых вентилей соединены с выходом схемы выбора интервала логического блока, выход каждой из четырех тетрад регистра ввода подключен че15 рез сумматор к одноименным разрядам регистра результата, а выходы трех старших по разрядности тетрад этого же регистра подключены ко,входу каждого пз четырех регистров че рез управляемые вентили, одноименные входы

20 которых подключены и выходу блока управления, второй выход блока управления подключен ко входу регистра-счегчпка, а третий выход — ко входу операционных регистров через схему нормализации логического блока.

25 На чертеже представлена схема статистического анализатора.

Анализатор содержит электрически связапные между собой блок 1 ввода, блок 2 оперативных регистров, блок 8 операционных реги30 стров, блок 4 вывода результатов, логический

328468

65 блок 5, блок б управления и одноразрядный десятичный сумматор 7.

Блок ввода содержит клавишное устройство 8, устройство 9 преобразования кодов и логическос устройство 10 ввода.

Блок оперативных рсгистров содержит регистры 11, 12 для храпения текущих сумм первых и вторых степеней Х соответственно, регистр-счетчик И, регистры 14 и 15 для хранения параметров вводимой числовой выборки.

Блок операционных регистров содержит регистр 16 результата, регистр 17 ввода, регистр

18 вспомогательный.

Блок вывода результатов вычислений содержит устройства 19 и 20 цифровой индикации, вептильные схемы 21 и 22 и регистры 28 и 24 с деизифраторами.

Логический блок содержит схему 25 нормализации, схему 26 выбора номера интервала.

Блок управления включает задающий генератор 27, временной распределитель 28 и коммутаторы 29 ввода главной программы арифметических опсраций первого и второго рода.

Клавишное устройcT«o подключено ко входу регистра ввода через устройство преобразования кодов, а также через лопшеское устройство ввода и управляющие вентили.

Выход каждой из пяти тстрад регистра результата и выход каждой из четьгрех тстрад вспомогательного регистра подкл очены через сумматор и управляемыс вентили к одноименным разрядам соответствующих регистров.

Выходы трек тетрад регистра результата подключены ко входу соотвстствующltx тстряд каждого из регистров границ или регистров частостсй со своими дсшифраторами через управляеъгыс вентили и схему выбора номера интервала лопгческого блока.

Выход каждой из четырех тетрад регистра ввода подключен через сумматор и управляемые вентили к одноименным разрядам регистра результата, а выходы трех старших ио разрядности тстрад этого жс рсгистря иодключен1э1 1<0 входу каждого из четырех рсгttcTpo« блока «ы«ода,либо через вентили, связанные с блоком управления.

Выход блока управления г|одключси ко входу регистра-счетчика и ко входу регистров ввода, результата и вспомогательного через схему нормализации, Ввод информации осуществляется с клавиш. ного устройства, Двоичио-десятичный код вводимого числа поступает в регистр ввода через устройство преобразования кодов блока ввода.

Контроль правильности ввода осуществляется с помощью устройства 19 цифровой индикации.

По окончании набора числа лопшсскос устройство ввода запускает коммутатор главной программы, который, в свою очередь, Ilo мсрс выполнения программы запускает и останавливает коммутаторы арифметических операций первого и второго родя (на чертеже нс показаны), )la первом этапе вводится информация, 5

55 определяющая вид выборки (равнозначная или разнозначная), а также масштаб и минимальное абсолютное значение члена из данной выборки. Последние записываются в регистры 14 и 15 блока 2 оперативных регистров в соответствии с введенными данными последовательно определяются численные значения границ всех тринадцати шггервалов, которые псредаются из регистра рсзультата на регистр

24 с дешифратором и через вентильную схему

22 на устройство 20 цифровых индикаторов границ интервалов (на чертеже не показаны) блока 4 вывода результатов. Выбор каждого из иитсрвалов осуществляется с помощью схемы выбора номера интервала.

В сумматоре 7 осуществляется поразрядное последовательное сложение двоично-десятичных кодов регистров 16, 17 и 18 блока операционных регистров.

На втором этапе последовательно вводятся числа Х данной выборки. Каждое из них обсчитывастся таким образом, что к концу цикс ла в регистре 11 образуется величина Хх„ с в регистре 12 — величина Хх,, а в регистре-счетчике записывается число i . В течение этого цикла схемой 26 осуществляется поиск интервала, к которому может быть отнесено х;, и прибавление к содержимому соотвстствующего регистра частостей (на чертеже не показаны) единицы.

На третьем этапе, после ввода необходимого количества чисел данной шяборки (по решеt! èþ оператора), нажатием кнопки «Пуск» (на чертеже ис показана) обеспечивается обработка информации, находящейся в регистрах

11 —:15 и в регистрах частостей устройства 20.

Результаты: средняя арифметическая, среднее квадратичное отклонен ие, дисперсия, — передаются из регистра 17 через регистр 28 с дешифратором и веитильнучо схему 21, управляемую блоком 6, иа устройство 19 цифровой индикации. В конце третьего этапа строится функция распределения в процентах и определяется медианный интервал. г1ствертый этап состоит в преобразовании функции распределения в процентах в гистограмму в процентах по команде оператора с внешнего клавишного устройства. На этом этапе работа анализатора заканчивается.

Выработка сигналов управления для логической обработки результатов и выравнивания порядков операндов производится схемой 25 нормализации блока 5.

Предмет изобретения

Статистический анализатор для обработки выборки случайных чисел, содержащий блок ввода, который состоит из клавишного устройства, устройства преобразования кодов и логического устройства ввода, блок оперативных регистров с регистром-счетчиком, блок операционных регистров, состоящий из регистра результата, регистра ввода и вспомогательного

328468

Составитель Э. Сечнна

Тсхред Т. Ускова

Ь;орректор E. Исакова

Редак!ор А. Батыгин

Заказ 1!Яц б 1!зд. М 173 Тл!ра?к:!48 Подписное

ЦНИИП! !комитета по дела)! иаобретс!ши и открытий при Совете М!шистров ССС

Москва, )K-35, Раушская иаб., д. 4/5

Типография, пр. Сапунова, 2 регистра, блок вывода результатов, который содержит вентильные схемы и дешифраторы с регистрами частостей, логический блок со схемой нормализации и со схемой выбора интервала, блок управления и сумматор, отличаюи!!!йся T(м, что, с целью повышения быстродействия >! Облегчения вычислений, выход каждой пз цяпг!! тстрад регистра результата и выход каждой !гз четырех тстрад вспомогательного регистра подключены через сумматор к одноименным разрядам соответствующих регистров, выходы трех других тетра.1, регистра результата подключены ко,входу соответствующи. тетрад каждого из регистров частостсй через управляемые вентили, при этом два других одноименных входа управляемых вентилей соединены с выходом схемы выбора интервала логического блока, выход каждой из четырех тетрад реги5 стра ввода подключен через сумматор к одноименным разрядам регистра результата, а выходы трех старших по разрядности тетрад этоГО жс j)cl ист!) а водил!Очсн! ео входу ка?кдого !

l3 четыре.; рег!!стров через управляемые вен10 тили, одноимс!Рныс входы которых подключе)!)! и выходу блока управления, второй выход блока управления подкл)очен ко входу регистра-счетчика, а третий выход — ко входу операц00HHblx реп!строп через схему нормализации

15 логического блока.