Аналого-цифровой преобразователь

3 ВО 68

Сони Советских

Социалистичесних

Республин

Зависимое от авт. свидетельства №

Заявлено 18.V1.1970 (№ 1451389/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 28.Х.1971. Бюллетень № 32

Дата опубликования описания 17.1.1972

МПК Н 03k 13/02 т.т 06j 3/00

Номитет по делам изобретений и открытий при Сосете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

Л. А. Волкова, Г. В. Москаленко и Г, М. Петров

Заявитель

АНАЛОГО-ЦИФРОВОЙ П РЕОБ РАЗО ВАТЕЛЬ

Изобретение относится к области аналогоцифровой вычислительной техники и предназначено для преобразования быстроизменяющихся -налоговых сигналов в цифровой код.

Известен аналого-цифровой преобр азова тель, содержащий схему суммирования аналоговых сигналов, цифро-аналоговый преобразователь, реверсивный счетчик, генератор импульсов, сдвигающий регистр, основной компаратор и логические схемы.

Однако в известном устройстве при больших скоростях изменения входного сигнала появляется дополнительная динамическая ног р еш н ость.

В целях повышения динамической точности преобразования, выход схемы суммирования аналоговых сигналов соединен со входами основного и вспомогательного компараторов, управляющие входы последнего подключены к выходам триггеров сдвигающего регистра, а выходы через схему «ИЛИ» соединены с одним нз входов схемы запрета. Другой вход с .ем1>1 запрета подключен к Выходу г IlcpQTopa DI ульсов, а выход через линию задержки — и управляющему входу сдвигающего регистра.

Иа фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 — временная диаграмма раооты преобразователя, па которой изображены графики изменения входной величины X(t), компенсирующей величины

Хп(t), формируемой в схеме предлагаемого устройства, и компенсирующей вели шпы

Х п(t), формируемой в обычном формирователе с поразрядным кодированием.

Устройство содержит цифро-аналоговый преобразователь 1, схему 2 суммирования ана:Ioговых сигналов, основной 8 и вспомогательный 4 компараторы, дизыонкторы 5» б, ре10 версивный счетчик 7, коньюнкторы 8 и 9, сдвигающий регистр 10, генератор 11 импульсов, линию 12 задержки и схему 1З запрета.

Поразрядное кодирование по способу последовательных приближений выполняется сиг15 налами, формируемыми основным компаратором, дизыонктором б и коньюнктором 9, поступающими поочередно на счетные входы триггеров реверсивного счетчика 7 через коньюнкторы 8. Очередность постунле|шя пмпуль20 сов на счетные входы триггеров обеспечивается сдвигающим регистром 10, на вход которого через обычно открытую схему 13 запрета и линшо 12 задержки подаются сигналы гс«eparopa 11 импульсов. Выходными сшпалами

25 регистра сдвига в каждом такте работы также производится регулировка коэффициента передачи основного компаратора 3 по закон

К вЂ” — Ко.2 — " —, где N — число двоичных разрядов в коде выходной величины.

30 Вспомогательный компаратор 4 отличается

319068

Предмет изобретения

1

1 (.L

0 / 8 у Ф 5 8 х 8 я л сй а

cue. Z

Состави1ель Л. Багян

Редактор Т. Юрчикова Тсхред Л. Богданова Корректоры: Е. Михеева н Е. Усова

Заказ 3794/3 Изд. ¹ 1507 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретс|шй и открытий прп Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 от основного тем, что имеет вдвое меньший коэффициент передачи, который изменяется

B каждом такте работы пропорционально последовательным степеням числа два

К вЂ” — Ко 2 — ("++l- >. 5

При нормальном функционировании схемы работает только основной компаратор, сигналы на выходе вспомогательного компаратора отсутствуют. Однако, если по какой-либо причине (например, вследствие изменения вход- N ной величины), рассогласование между величинами Х и Хь увеличивается настолько, что вдвое превышает допустимое значение, то срабатывает и вспомогательный компаратор. Сигнал с одного из его выходов через дизыонктор 15 б поступает на схему запрета, в результате чего запирается вход сдвигающего регистра 10, и его состояние при переходе к следующему такту работы не изменяется. Поэтому в следующем такте сигнал с выхода основного ком- 20 паратора может поступать через коньюнктор

8 на счетньцл вход того же триггера, что и в предыдущем такте. Следовательно, компенсирующая величина может измениться на то же значение, что и в предыдущем такте, а не на 25 уменьшенное в два раза, как это происходит обычно при поразрядном кодировании. На приведенной временной диаграмме величина

Х>, изменяется таким образом в точках 4, 5 и 9. Для сравнения приведен график измене- 3О ния величины Х д в схеме обычного преобразователя с поразрядным кодированием методом последовательных приближений. Такой порядок работы в рассмотренной схеме позволяет преобразовывать входной сигнал, изменяющийся с большей скоростью, чем в обычных схемах поразрядного кодирования, и более эффективно происходит устранение погрешностей, возникающих из-за помех случайного характера. Кроме этого, значение числа в сдвигающем регистре 10 говорит о числе

«верных» разрядов, которые удалось полу. чить в процессе данного цикла преобразования.

Аналого-цифровой преобразователь, содержащии схему суммирования аналоговых сиг. палов, цифро-аналоговыи преобразователь, реверсивный счетчик, генератор импульсо:в, сдвигающий регистр, основной компаратор и логические схемы, отгадка(ои айся тем, что, с целью повышения динамической точности пре. образования, выход схемы суммирования аналоговых сигналов соединен со входами основного и вспомогательного компараторов, управляющие входы последнего подключены к выходам триггеров сдвигающего регистра, а выходы через схему «ИЛИ» соединены с одним из входов схемы запрета, другой вход которой подключен к выходу генератора импульсов, а выход через линию задержки — к управляющему входу сдвигающего регистра.