Устройство тактовой синхронизации и выделения символов

О П И С А Н И Е 3143!9

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Со!аз Сенатских

Оациелистических

Ресоубхик

Зависимое от авт. свидетельства х"—

Заявлено 20.ll.1970 (№ 1403450/26-9) с присоединением заявки №вЂ”

Приорптст—

Опубликовано 07.1Х.1971, Бюллетень !й 27

Дата опубликования описания 6.Х11.1971

МПК Н 041 7 02

Комитет аа делов! изобретений н аткрв!тий ори Совете 1т1нннатрав

СССР х ЧК 621 394 662 2 (088 8) Авторы изобретс3тия

Л, Д. Кислюк и Б. В. Тахтаров

Заявитель

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

И ВЫДЕЛЕНИЯ СИМВОЛОВ

Изобретение относится к технике телеграфной связи и может быть использовано для приема и обработки информационных посылок.

Известны аналогичные устройства, содержащие интегральный выделитель символов, узел усреднения, фазовый дискриминатор, электронный ключ, сумматор по модулю два и управляемый генератор. Однако в эти.;. )Стройствах сигнал рассогласования фазы вырабатывается не только в случае смены знака посылки, но и В случае искажении принимаемого сигнала вследствие различной энергии информационных посылок. Это приводит к умсньшепию точности сппхроппзаци!!.

Цель изобретения — повыгнсние точности

СИ II Х j) ОП«За! 3! I I I!.

Для 3ioã0 фазовьш дискриминатор через узел задержки на длительность одной информационной посылк!! т!Одкл3очсп 1 . коъ!м)тир)ci%!ox!) Вxo3) эГ3ек1 роннОГО 1 ;! Н)ча. Пр!! это. 4

3 II() а «л я ющип 13x0, ЭГ)сlxTpoII Ilo! 0 к, I0 13 НОдключсп к выходу сумматора по модулю два, первый вход сумматора Iio модулю два подключен к потенциальному выходу выделителя символов непосредственно. а второй «ход через узел задержки.

На фиг. 1 приведена блок-схема; на фиг. 2-эпюры напряжений, поясняющие работу устройства.

Входной сигнал (см. фиг. 2а) поступа T 33а вход интегрального выделителя 1 символов и фазового дискриминатора 2. Выходной сигнал (фиг. 2б) интегрального выделителя 1 символов задерживается на длительность одной информационной посылки относительно входного сигнала. Фазовый дискриминатор 2 формирует сигнал рассогласования, который через узел 3 задержки на длительность одной информационной посылки подключен на коммутируе10 мый вход электронного ключа 4. Узел 8 задержки выполняется на базе одноразрядного регистра сдвига.

Уп!)авля303ций Bxop, э.lcxT1)oiiHo! 0 ключа 4 подключен к выходу сумматора 5 но модулю

3:.) два, формирующего отрицательный потенциал, который включает электронньш ключ 4 (фиг.

2г) в случае отсутствия смены знака посылки в регенерированной информационной последовательности. Электронный ключ 4 подключен

)О также к узлх б усреднения, Выполненном) и виде реверсивного счетчика, формирующего на выходе сигналы «добавление» или «исключение» в случае его переполнения. Узел б усреднения управляет блоком 7 деления частоты за);> дающего генератора 8 управляемого генератора 9, имеющего также выходной делитель 10 частоты.

Первый вход сумматора 5 по модулю два подкл3очен к потенциальному входу интеграль.-:0 ного выделитсля 1 символов непосредственно, 314319

Предмет изобретения б

Составитель Н. Степанов

Рсдакор Е. Дайч Техред Л. Я. Левина 1(орректоры T. А. Бабакина, Е. Г. Михеев:.

Заказ 648!

Изд. ¹ 1228

Тираня 473

Подписное

LlIlIlIII1II Комитета по де.там изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д, 4/5

Обпастная типография 1(остроиского управпеппя:lo lli÷àò;

3 а второй вход — через узел 11 задержки (фиг.

Яв) на длительность одной посылки.

Регенерированный информационный сигнал снимается с выхода интегрального выделителя 1 символов, а сигнал тактовой синхронизации — с выхода делителя 10 частоты управ.няе»oro генератора 9.

Устройство тактовой синхронизации и выде,ления символов, содержащее интегральный эыделитель символов, узел усреднепи, фазовый дискриминатор, электронный ключ, сумматор по модулю два и управляемый генератор, отличаюи ееся тем, что, с целью повышения точности синхронизации, фазовый дискриминаб тор через узел задержки на длительность одной информационной посылки подключен к коммутируемому входу электронното ключа, при этом управляющий вход последнего подключен к выходу сумматора по модулю два, lo первый выход сумматора по модулю два подключен к потенциальному выходу выделителя символов непосредственно, а второй вход— через узел задержки.