Многоканальное цифровое устройство фильтрации узкополосных сигналов
ОП ИСАНИЁ
ИЗОБРЕТЕН ИЯ
ЗИ378
Союэ Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №вЂ”
МПК Н 03h 7/10
Заявлено 23.V1.1969 (№ 1340249j26-9) с присоединением заявки ¹â€”
Приоритет—
Опубликовано 09 т 1!1.1971. Бюллетень № 24
Дата опубликования описания 12.XI,1971
Комитет по делам изобретеиий и открытий при Совете Мииистрав
СССР
УДК 621.372.543.2 (088.8) Авторы изобретения
В. К. Слока, В. Ф. Стручев и Д. В. Щелкин
Заявитель
МНОГОКАНАЛЬНОЕ ЦИФРОВОЕ УСТРОЙСТВО ФИЛЬТРАЦИИ
УЗКОПОЛОСНЫХ СИГНАЛОВ
Изобретение относится к радиотехнике и может быть использовано при фильцрации узкополосных сигналов.
Известно многоканальное цифровое устройство аналогичного типа, в котором используется единственная |резистивная матрица сумматоров, подключаемая последовательно к выходам элементов памяти:первого, второго,... и-го каналов, с помощью системы управляемых вентилей.
Количество этих вентилей определяется числом элементов сдвигающего регистра и числом каналов и устройства фильтрации. Большое число вентилей приводит и неточности весового суммирования, связанной с неидентичностью коэффициентов передачи используемых вентилей, а также и большому объему аппаратуры.
В предлагаемом устройстве, с целью повышения стабильности основных характеристик усцройства и уменьшения объема а|ппаратуры, выходы дискретных измерителей фазы подключены ко входам запоминающих элементов каналов через коммутатор, причем ко входу запоминающего элемента К-го канала с помощью коммутатора подключены выходы дискретных измерителей фазы К, (К+1)...
n ro, первого, ... (К вЂ” 1) -го каналов, г (аи+К)-й вход мат рицы сумматоров соединен с соответствующим выводом запоминаю. щего устройства .К-го капала, где К=1,2,3...и и а= 012...
На чертеже приведена блок-схема предлагаемого устройства. Оно состоит из дискретных измерителей фазы 1, выходы которых чс рез коммутатор 2 подключены к запоминающим элементам 3 каналов, выходы которых подключены ко входам матрицы 4 сумматоров.
Предлагаемое устройство работает следующим образом.
Сигналы, содержащиеся в каждом канале, поступают на входы дискретных измерителей фазы 1, с выходов которых результаты измерения фазы поступают в за поминающие эле15 менты 3 через коммутатор 2. Коммутатор осуществляет переключение входов запоминающих элементов каждого канала и выходов дискретных измерителей фазы по следующему правилу: ко входу запоминающего элемента
2О первого канала последовательно подключаются выходы дискретных измерителей фазы первого, второго, ... n-го каналов, ко входу заломинающего элемента второго канала подключаются последовательно выходы дискретных измерителей фазы второго, третьего ... n-го, первого каналов, и т. д., наконец, ко входу запоминающего элемента и-го канала послед ). вательно подключаются выходы дискретных измерителей фазы и-го, первого, второго
30 (и — 1) -ro каналов.
311378
Предмет изобретения
Составитель Н. Герасимова
Текред Л. Я, Левина
Редактор Е. Гончар
Корректор T. Бабакина
Заказ 386/1370 Изд, М 1094 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская аб., 4/5
Тип Харьк. фил. пред. «Патент»
Матрица 4 сумматоров при этом подключается к выходам запоминающих элементов каналов следующим образом: первый, вход матрицы подключается к выходу первого заломинающего элемента первого канала, второй вход матрицы подключается к выходу второго запоминающего элемента второго канала, ... п-й вход матрицы подключается к выходу и-го запоминающего элемента n-ro канала, (и+1) -й вход матрицы подключен к выходу (и+1)-ro запоминающего элемента первого канала (и+2) -й вход матрицы подключен к вы. ходу (и+2) -ro запоминающего элемента второго канала, ... (ап+К)-й вход ма црицы подключается к выходу (ап+К)-ro запоминающего элемента К-го канала, и т. д. (здесь а — целое положительное число, К<п). Таким образом, матрица сумматоров производит суммирование результатов измерения фазы последовательно в каналах уст1ройства.
Многоканальное цифровое устройство фильтрации узкополосных сигналов в каждом из и каналов которого включены дискретные измерители фазы, запоминающие элементы и общая матрица сумматоров, отличающееся тем, что, с целью повышения стабильности ocH0BHblx характеристик устройства и уменьше10 ния объема ап паратуры, выходы дискретных измерителей фазы подключены ко входам запоминающих элементов каналов через коммутатор, п ричем ко входу запоминающего элемента К-го канала с помощью указанного коммутатора подключены выходы дискретных измерителей фазы К-го, (К+1)-го, ... n-ro, первого, ... (К вЂ” 1)-ro каналов, а (ап+К)-й вход матрицы сумматоров соединен с соответствующим .выводом за пожинающего уст1ройства К-го канала, где К=1, 2, 3...n, а=0,1,2...

