Аналого-цифровой преобразователь

 

О П И С А Н И Е 310270

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Соаа Соввтскик

Социалистичвскил

Рвспублик

Зависимое от авт. свидетельства №

Заявлено 23.111.1970 (№ 1417347/18-24) с присоединением заявки №

Приоритет

Опубликовано 26.V11.1971. Бюллетень ¹ 23

Дата опубликования описания З.IX.1971

МПК G 06j 3/00

Н 03k 13/02

Комитвт по лолам иаобрвтвний и открытий при Совета Министров

СССР

УДК 681.325(088.8) Авторы изобретения

Н. В. Алипов, В. М. Гусятин, А. П. Стахов и В. Н. Удовиченко

Заявитель

Харьковский институт радиоэлектроники

АНАЛО ГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналого-цифровым преобразователям и может быть использовано в различных устройствах автоматики и вычислительной техники.

Известны преобразователи аналоговых величин в цифровой код, состоящие из генератора тактовых импульсов, регистра тактов, логических схем «И», регистра результата, управляющего линейным декодирующим преобразователем, связанным со сравнивающим устройством, к одному из входов которого подключают источник эталонного напряжения, соответствующего в каждый данный момент времени весу разряда преобразуемой величины.

Известные преобразователи аналоговых величин в цифровой код имеют тот недостаток, что под воздействием помех возможен сбой любого из триггеров регистра результата или регистра тактов, что неизбежно приводит к искажению результата преобразования.

Целью изобретения является повышение достоверности измерений в условиях воздействия помех.

Это достигается тем, что в аналогоцифровом преобразователе единичные входы триггеров регистра результата соединены с нулевыми входами триггеров регистра тактов, а нулевые — с единичными соотРетственно, выходы триггеров регистров результата и тактов, кроме последнего, подключены ко входам ячеек дешифратора соответствия, а выходы последних триггеров — ко входу дешифратора несоответствия, выход которого через схему «И» подключен к первому входу генератора тактовых импульсов, выходы дешифратора соответствия через схемы

«ИЛИ» подключены ко входам вентилей-формирователей; первый выход генератора так10 товых импульсов через вентиль подключен к одному входу сравнивающего устройства и через схемы «И» к единичным входам триггеров регистра результата и к нулевым входам триггеров регистра тактов; второй выход генератора через вентиль и схемы «И» подключен к нулевым входам триггеров регистра результата и к единичным входам триггеров регистра тактов, другие входы этих схем «И» подключены к выходу сравнивающего устройства; третий выход генератора тактовых импульсов соединен со входом дгшифратора несоответствия и со входами схем «И», другие входы которых подключены к выходам дешифраторов соответствия, выход каждой из этих схем «И», кроме первой, подключен к одному из входов соответствующей схемы

«ИЛИ», выходы которых соединены с нулевыми входами соответствующих триггеров регистра тактов и результата, схемы «ИЛИ» соединены между собой последовательно, и

Й 0270 выход последней из них через линию задержки и схему «И» подключен к нулевым входам триггеров регистра и результата.

На чертеже представлена структурная схема аналого-цифрового преобразователя.

Она содержит генератор 1 тактовых импульсов, клемму 2 «Пуск», сравнивающее устройство 8, триггеры 4 — 7 регистра тактов, триггеры 8 — 11 регистра результата, дешифраторы 12 — 15 соответствия, дешифратор 16

10 несоответствия, декодирующий преобразователь 17, клемму 18 входного напряжения, шины 19 и 20 генератора, схемы «И» 21 — 23, выходную шину 24 генератора, схемы «И»

25 — 86, линии задержки 87 и 88, схемы 15

«ИЛИ» 89, 40, 41, схемы «И» 42 — 45 дешифратора, общую схему «ИЛИ» 46, вентилиформирователи 47 и 48, выходные схемы «И»

49 и 50.

Работа преобразователя состоит из двух ос- 20 новных режимов: режим отсутствия сбоев в процессе преобразования элементов памяти (триггеров) под воздействием помех и режим наличия сбоев триггеров под воздействием помех. 25

В первом режиме прц:сигнале «Пуск» схему устанавливают в исходное состояние, при котором триггер 8 старшего разряда регистра результата, устанавливают в состояние

«1», а триггеры 9, 10, 11 последующих разря- 30 дов этого регистра, а также триггер сравнивающего устройства 3 и триггер 4 старшего разряда регистра тактов — в состояние «О».

Триггеры 5, б, 7 последующих разрядов регистра тактов устанавливают в состояние «1». 35

Причем триггеры обоих регистров имеют нулевые («О») и единичные («1») входы и единичные («1») и нулевые («О») выходы. С выходов «О» триггеров 10 и 11 подают разрешающий потенциал на один из входов схемы 40

«И» 32, на второй вход которой подают. потенциал с выхода «О» триггера 9. С выхода схемы «И» 82 подают потенциал на один из входов логической схемы «И» 84, на второй вход которой подают потенциал с выхода «1». 45 триггера 8, благодаря чему с выхода схемы

«И» 84 разрешающий потенциал поступает на один из входов. схемы «И» 29. В то же время в генераторе импульсов 1, на который также подают сигнал «Пуск», формируют сдвинутые во времени импульсы первого такта на линиях первой, второй и третьей фазы — ши.ны 19, 24 и 20 соответственно.

Импульсом первой фазы по шине 19 через вентиль-формирователь 47 (поскольку отсутствует потенциал «Запрет 2») опрашиваютсхемы «И» 28 — 81, образующие совместно со схемами «И» 21 — 28 логическую схему формирования прямого и обратного кодов. Так как подготовлена к работе только схема 29, тО 50 триггер 9 устанавливают в состояние «1» импульсом с выхода схемы 29, а на выходе декодирующего преобразователя 17 формируют компенсационное напряжение U ñîîòâåòñòâóющее весу следующего (2-ro) разряда, которое суммируется с весом 1-го разряда, присутствующим на выходе преобразователя 17 в исходном состоянии схемы. При этом со входа (а следовательно, и выхода) схемы

«И» 32 снимают, а на вход схемы «И» 26 подают разрешающий потенциал. В результате этого на выходе схемы «И» 26 формируется разрешающий потенциал, который поступает на соответствующие входы схем «И» 21 и 30, подготавливая тем самым последние к работе.

По шине 19 производят также опрос состояния, в котором находилось сравнивающее устройство 8 в момент, предшествующий появлению импульса на шине 19.

При этом на выходе сравнивающего устройства 8, к клемме 18 которого подключают входное преобразуемое напряжение U„, формируют разрешающий потенциал, если выполняется условие U,,(U, и потенциал запрета — в противном случае.

Импульсом второй фазы через вентиль-формирователь 48 (поскольку отсутствует потенциал «Запрет 2») по шине 24 производят опрос схем «И» 21 — 28. Если на входе схемы

21 присутствует разрешающий потенциал с выхода сравнивающего устройства 8, то на выходе схемы 21 в этом случае формируется импульс, который устанавливает триггер 8 в

«О», а триггер 4 — в «1» состояние.

Импульсом третьей фазы по шине 20 производят опрос схем 42 45 и сбрасывают в исходное состояние «О» триггер сравнивающего устройства 8.

Импульс на выходе дешифратора несоответствия 16 подают на вход схемы «И» 50, на втором входе которой присутствует запрещающий потенциал в том случае, если триггер 7 находится в состоянии «1».

На втором такте работа схемы происходит аналогично изложенному выше, с тем отличием, что в результате установки в состояние

«1» триггера 10 импульсом первой фазы по шине 19 снимают разрешающий потенциал с выхода схемы «И» 26, а следовательно, и с соответствующих входов схем «И» 21, 80, и формируют разрешающий потенциал на выходе схемы «И» 27, а следовательно, и на соответствующих входах схем «И» 22, 31. Импульс второй фазы пропускают на выход схемы «И». 22, если U„x(U,, и устанавливают триггер 9 в «О», а триггер 5 — в «1» состояние. Импульс не проходит на выход схемы 22 в противном случае (U-) U.).

Импульсом третьей, фазы по щине 20: производят опрос состояния схем «И» 42 — 45, аналогично изложенному выше и сбрасываютв исходное состояние триггер сравнивающего у строй.ства 8.

На третьем такте работа схемы происходит следующим образом.

Импульс первой фазы по шине 19 подают на соответствующий вход схемы «И» 81 и устанавливают триггер 11 в «1», а триггер 7— в «О» состояние. При этом с выхода «1» триг310270

65 гера 11 подают разрешающий потенциал на соответствующий вход схемы «И» 28, а с выхода «0» триггера 7 подают разрешающий потенциал на соответствующий вход схемы «И»

50.

Импульс второй фазы проходит на выход схемы «И» 28, если U„(У„устанавливая триггер 10 в состояние «О», а триггер 7 — в состояние «1», и не проходит схему «И» 28 в противном случае (U,,-) U ).

Импульсом третьей фазы по шине 20 производят опрос схем 42 — 45 и сбрасывают в исходнбе состояние триггер сравнивающего устройства 8. При этом (в случае отсутствия помех) импульс третьей фазы проходит дешифратор несоответствия 16, схему «И» 49 и поступает на соответствующий вход схемы «И»

50, с выхода которой формируется импульс запрета, прекращающий работу трехфазного генератора импульсов 1.

Во втором режиме (наличие сбоев триггеров в процессе преобразования под действием помех) рассмотрим следующие случаи: а) сбой триггеров происходит после поступления импульса «Пуск» или после импульса третьей фазы генератора 1; б) сбой триггеров происходит после поступления импульса первой фазы генератора.

В первом случае при сбое триггеров после первого такта на втором такте схема работает следующим образом. Поскольку в схеме имеются триггеры (например, б, 10), которые находятся в одинаковом состоянии, то на выходах соответствующих дешифраторов соответствия (в данном случае 14) появляется потенциал «Запрет 2», который через схему

«ИЛИ» 46 поступает на вентили-формирователи 47 и 48, запрещая тем самым поступление импульсов первой и второй фазы генератора

1. По этой причине импульсы первой и второй фазы не произведут в схеме никаких изменений. Импульсом третьей фазы по шине

20 опрашивают схемы «И» 42 — 45. На выходе схемы 48 появится импульс, так как на ее вход подан разрешающий потенциал с выхода дешифратора 14. Импульс третьей фазы через схемы 40 и 41 установит триггеры б и

7 в единичное состояние, триггеры 10, 11 — в нулевое. С выхода схемы 41 посылают импульс также на линию задержки 87, которая задерживает импульс на время переходных процессов в триггерах обоих регистров. С выхода линии 87 импульс подают на схемы «И»

85, 86. Так как на вход линии задержки 38, в которой импульс задерживается на время прохождения импульсов второй и третьей фазы (шины 24, 20) генератора, не был подан импульс первой фазы (шина 19) генератора, то импульс с выхода линии 87 не проходит на выход схем 85, 86.

Если среди триггеров регистра результата имеется хотя бы один триггер, находящийся в состоянии «1», то посредством схем «И» 25, 26, 27, 82, 84 выделяют первый справа триггер, находящийся " остоянии «1». 1для наше5

50 го примера таким является триггер 9, так как на первом такте импульсом первой фазы по шине 19 генератора 1 посредством схемы «И»

29 он был установлен в «1». Поэтому на вход схемы «И» 80 подается разрешающий потенциал с выхода схемы «И» 26.

На следующем такте схема работает аналогично.

Пусть после первого такта происходит сбой триггера 9, а триггер 8 установлен в «О», тогда на выходе дешифратора соответствия 18 появляется потенциал «Запрет 2», который через схему «ИЛИ» 46 поступает на вентилиформирователи 47 и 48. Импульсы первой и второй фазы генератора 1 не произведут в схеме по этой причине никаких изменений.

Импульсом третьей фазы по шине 20 опрашивают схемы «И» 42 — 45, на выходе схемы

42 появляется импульс, которым посредством схем «ИЛИ» 89, 40, 41 устанавливают триггеры 9, 10 и I I в нулевое состояние, а триггеры 5, б и 7 — в единичное.

Так как на первом такте триггер 8 был установлен в состояние «0», то в регистре результата нет ни одного триггера, находящегося в состоянии «1». По этой причине на выходе схемы «И» 88 появляется разрешающий потенциал для схемы «И» 28, так как на входы схемы «И» 83 подают нулевой потенциал с выхода триггера 8 и разрешаюший потенциал со схемы «И» 82

На следующем такте в случае отсутствия сбоев импульс первой фазы опросит схемы

«И» 28 — 81. Так как только на схему «И» 28 подан разрешающий потенциал, то импульсом первой фазы триггер 8 устанавливается в единичное состояние. Импульс второй фазы (в случае отсутствия помех) в схеме не произведет никаких изменений, так как на входы схем «И» 21 — 23 подаются разрешающие потенциалы от схем «И» 26, 27 и триггера 11.

В дальнейшем схема работает аналогично рассмотренному выше. Во втором случае, например, триггер 11 устанавливается в единичное состояние после поступления импульса первой фазы на втором такте. Тогда на выходе дешифратора соответствия 15 появляется потенциал «Запрет 2», который через схему

«ИЛИ» 46 подается на вентили-формирователи 47 и 48. Поскольку на вентиль 48 подан потенциал «Запрет 2», то импульс второй фазы в схему не поступает.

Импульсом третьей фазы опрашивают схемы «И» 42 — 45. Так как на вход схемы 44 подан разрешающий потенциал с выхода дешифратора соответствия 15, то импульсом третьей фазы через схемы 41, 44 устанавливают триггер 11 в нулевое состояние, а триггер 7 — в единичное и подают его также на вход линии задержки 37. С выхода последней импульс посылают на входы схем «И» 85, 86.

С выхода линии задержки 88 на входы схем

«И» 35 и 86 подают в этот момент задержанный импул первой фазы генератора 1.

310270

Поскольку первым справа триггером, находящимся в состоянии «1», будет триггер 10 (так как импульсом первой фазы на втором такте посредством схемы «И» 80 триггер был установлен в состояние «1», то на выходе схемы «И» 27 появляется разрешающий потенциал для схемы 86. Таким образом, импуль oM с выхода схемы 86 триггер 10 устанавливается в «О», а триггер 6 — в «1» состояние.

В дальнейшем схема работает аналогично рассмотренному выше.

Предмет изобретения

Аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, регистр тактов, регистр результата, выходы триггеров которого подключены к соответствующим входам декодирующего преобразователя, а выход последнего соединен со входом сравнивающего устройства, ко входам которого подключены два выхода генератора импульсов и источник преобразуемого напряжения, линии задержки, логические схемы, дешифраторы, отличающийся тем, что, с целью повышения достоверности измерений в условиях помех, единичные входы триггеров регистра результата соединены с нулевыми входами триггеров регистра тактов, а нулевые— с единичными соответственно, выходы триггеров регистров результата и тактов, кроме последнего, подключены ко входам ячеек дешифратора соответствия, а выходы последних триггеров — ко входу дешифратора несоответствия, выход которого через схему «И» подключен к первому входу генератора такто5 вых импульсов, выходы дешифратора соответствия через схему «ИЛИ» подключены ко входам вентилей-формирователей; первый выход генератора тактовых импульсов через вентиль подключен к одному входу сравни10 вающего устройства и через схемы «И» к единичным входам триггеров регистра результата и к нулевым входам триггеров регистра тактов, второй выход генератора через вентиль и через схемы «И» подключен к нулевым

15 входам триггеров регистра результата и к единичным входам триггеров регистра тактов, другие входы этих схем «И» подключены к выходу сравнивающего устройства, третий выход генератора тактовых импульсов соединен

",0 со входом дешифратора несоответствия и со входами схем «И», другие входы которых подключены к выходам дешифраторов соответствия, выход каждой их этих схем «И», кроме первой, подключен к одному из входов соот25 ветствующей схемы «ИЛИ», выходы которых ссединены с нулевыми входами соответствующих триггеров регистра тактов и результата, схемы «ИЛИ» соединены между собой последовательно, и выход последней из них через

30 линию задержки и схему «И» подключен к нулевым входам триггеров регистра и результата,