Аналоговое устройство для вычисления среднего значения дискретно-непрерывной последовательности электрических сигналов

Q П И С А Н И Е 292159

ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВМДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Фг=

Зависимсе от авт. свидетельства №

МПК G 06g 7/12

Заявлено 27. 1/.1969 (¹ 1333140/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 06.1.1971. Бюллетень № 4

Дата опубликования описания IО.III.1971

Комитет по делам изобретеиий и открытий при Совете Министров

СССР

УДК 681.335.413 (088.8) Авторы изобретения

3. Ш. Гейлер, В. Д. Спиридонов и О. Б. Суслова

Институт автоматики и телемеханики (технической кибернетики) Заявитель

АНАЛОГОВОЕ УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СРЕДНЕГО

ЗНАЧЕНИЯ ДИСКРЕТНО-НЕПРЕРЫВНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ЭЛЕКТРИЧЕСКИХ СИ ГНАЛОВ

Среднее значение m„ измеряемой величины на и такте последовательности вычисляется в соответствии с выражением л-„n — 1 "л= + итп 1, и и (и=1,2,..., N) где

15 х;

В состав устройства входят аналоговые запоминающие элементы 1 и 2; ключи 3 и 4, переменные резисторы 5 и 6, величина которых устанавливается на каждом такте последовательности с помощью блока синхронизации 7.

На вход устройства в дискретные моменты времени (n=1,2,..., Ц поступает напряжение х„, пропорциональное измеряемой величиПредлагаемое устройство относится к области аналоговой вычислительной техники.

Известны аналоговые устройства для определения среднего значения изменяющегося электрического сигнала, содержащие два аналоговых за:.оминающих элемента, вход одного из которы.: через ключ соединен с выходом блока суммирования, связанного одним из гходов с источником входного сигнала. Одна- 10 ко в известных устройствах автоматическое определение среднего значения осуществляется только для заранее фиксированных объемов выборок и лишь в конце следования выборок.

С целью автоматического определения средпего значения на каждом такте дискретно-непрерывной последовательности в предложенном устройстве аналоговые запоминающие 20 элементы соединены последовательно через ключ, а выход второго запоминающего элемента связан с другим входом блока суммирования, выполненного на переменных резисторах, устанавливаемых на заданное значе- 25 ние на каждом такте при помощи блока синхронизации.

На чертеже изображена блок-схема устройства. 30 — значение переменной величины на 1-ом такте последовательности.

292159

Г

I l

1 !

) Составитель И. А. Шелипова

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор Л, Б. Бадылама

Изд. № 175 Заказ 529/12 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 475

Типография, пр. Сапунова, 2

3 не. Состояние схемы соответствует моменту окончания вычисления среднего значения т„в и такте исследуемой последовательности.

Одновременно с подачей на вход устройства величины х срабатывает ключ 8 и на вход элемента 1 с весовыми коэффициентами, соответствующими выражению (I) подаются величины х„и т i. При этом на выходе запоминающего элемента 1 образуется величина т„ (в случае, если элементы 1 и 2 инвертируют входное напряжение, знаки величины х„ и т„1 нужно поменять на противоположные).

Ключ 8 замыкается на время, необходимое для запоминания входного напряжения. После вычисления величины т„в элементе 1 отпускается ключ 8 и затем замыкается ключ 4.

При этом величина т„запоминается в элементе 2. Одновременно с помощью блока синхронизации 7 устанавливаются значения резисторов 5 и б, соответствующие следующему (n+ 1) -му такту.

Коммутацию этих сопротивлений можно выполнить, например, с помощью шагового искателя.

5 Предмет изобретения

Аналоговое устройство для вычисления среднего значения дискретно-непрерывной последовательности электрических сигналов, содержащее два аналоговых запоминающих эле10 мента, вход одного из которых через ключ соединен с выходом блока суммирования, связанного одним из входов с источником входного сигнала, и блок синхронизации, отлинаюи ееся тем, что, с целью расширения функ15 циональных возможностей устройства. аналоговые запоминающие элементы соединены последовательно через ключ, а выход второnn запоминающего элемента соединен с вх дом блока суммирования, выполненного v nepe20 менных резисторах и связанного с блоком синхронизации.