Устройство тактовой синхронизации

а

-с-- «"",", фф„, . л;.: f т4 о с оз,асетскиа

Социалистическими

ОПИСАНИЕ 278730

ИЗОБРЕТЕН ИЯ

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства М-Заявлено 07.1Ч.1969 (№ 1318136/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 21.VIII.1970. Бюллетень ¹ 26

Дата опубликования описания 25.Х1.1970.

1хл. 2!а, 13/03

Кетлитот ао делам иаоеретеиий и открытий лри Совете Мииистроа ссср

ЧПК Н 04l 7/00

УДK 621.394.662,2 (088.8) Авторы изобретения

Л. Д. Кислюк и В. В. Неронов

Заявитель

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ

Известны устройства тактовой синхронизации, содержащие блок формиоования опорного сигнала, делитель частоты, фазовый дискриминатор и реверсивный счетчик.

Однако известныс устройства, применяемые для получения тактовой синхронизации сигналов, передаваемых при помощи биимпульсного кода, требуют значительного расширения полосы слежения, а следовательно, имеют малую точность синхронизации.

Описываемое устройство отличается от известных тем, что входной блок содержит выделитель полусимволов бнимпульсног0 сигнала, два импульсных выхода которого соединены с фазовым дискриминатором через схемы

«И» и с раздельными входами триггера с па,рафазными выходами, подключенными ко входам управления этих схем «И», что расширяет полосу слежения по частоте без уменьшения точности синхронизации.

На чертеже приведена блок-схема предла-,,;— гаемого устройства.

Сигнал с демодулятора приемника посту. пает на выделитель 1 опор ного сигнала и формирователь 2 фронтов. Выход обратной фазы выделителя опорного сигнала подается на стробирующий вход формирователя 2 фронтов блока, а выход прямой фазы — на счетный вход триггерного делителя 3 частоты на два. Выход блока формирователя фронтов 30 подключен к фазовому дискриминатору 4, управляющие входы которого соединены с парафазными выходами триггерного делителя частоты на два. С двух выходов фазового дискриминатора сигналы поступают на суммирующий и вычитающий вход реверсивного счетчика 5, выход которого подан на управляющий вход вриггерного делителя частоты на два.

При передаче и нфорхтации напряжение с демодулятора приемника поступает на выделитель опорного сигнала, работающий, например, путем узкополосной фильтрации напряжения, полученного в результате выделения импульсов фронта принимаемого сигнала.

На выходе прямой фазы выделителя опорного сигнала образуется последовательность 6 импульсов, синфазная с моментами, соответствующими границам полупосылок, которая поступает на счетный вход трнггерного делителя частоты на два.

- — -На выходе обратной фазы выделителя опо эного сигнала образуется последовательность 7,импульсов, сдвинутых относительно импульсов прямой фазы, которая поступает на стробирующий вход выделителя 8 полусимволов, входящего в формирователь фронтов.

В выделителе полусимволов входной сигнал фильтруется и стробируется импульсами последовательности 7.

278730

Составитель Л. Рубинчик

Текред Л. В. Куклина

Корректор Л. В, Юшина

Редактор Т. И. Морозова

Заказ 4980 Тираж 480 Подписное . IIIIIlIIlII Комитета по делам изобретений н открытий при Совете Чипистров СССР б1осква, 7К-35, Раушская `аб., д. 4 5

Загорская типография

В зависимости от полярности напряжения полусимвола образуется импульс на выходе 9 (выносптся решение о приеме полусимвола «1») или на выходе 10 (выносится решение о приеме полусимвола «О») выделителя полуспмволов. Импульсы с выходов 9 и 10 поступают на управляю ций вход левого (правого) плеча триггера 11 и одновременно па импульсный вход ячейки 12 и 15 «И». Сигналы с этих ячеек через ячейку «ИЛИ» 14 поступают на выход формирователя фронтов.

При поступлении импульса по цепи с выхода 9 триггер устанавливается:в такое состоя ние, что на ячейку 12 подается разрешающий потенциал, а на ячейку И вЂ” запрещающий. Если следующий по времени импульс проходит по цепи с выхода 9, то состояние триггера не изменяется, а сам импульс проходит на выход формирователя фронтов. Если же за этим импульсом возникает импульс с выхода 10, то на выходе формирователя фронтов импульс не образуется, а триггер изменяет свое состояние.

Таким образом, на выходе формирователя фронтов блока образуется импульс всякий раз, когда дважды поступает импульс по одной и той же цепи от формирователя полусимволов. Импульсы 15 на выходе формирователя фронтов соответствуют задержанному на т/4 моменту смены знака информационного символа.

Импульсы 15 поступают на ячейки 16 и 17

«И» фазового дискриминатора, которые управляются потенциальными протцвофазныгпп сигналами с выходов 18 и 19 триггерного делителя на два соответственно. В зависимости от начального состояния блока т ригге рного делителя частоты на два, импульсы 15 npovoдят на выход фазсвого дискриминатора через ячейку 16 или через ячейку 17, которые подсоединены к суммирующему и вычитающему входу реверсивного счетчика на «К» соответственно. Величина «К» определяется значением вероятности искажения полусимвола и имеет величину порядка 4 — 8. Показание счетчика сбрасывается на нуль, Il,на его выходе появляется импульс, если при поступлении импульса на его суммирующий вход в счетчике было уже записано число + (к — -1), Выходным сигналом устройства являются импульсы, снимаемые с импульсного выхода 18 блока триггерного делителя частоты на два, которые соответствуют передним фронтам перепадов потенциала в цепи. При но рмальной работе импульсы вырабатываются в моменты, соответствующие границам посылок. Если во время вхождения в синхронизм или из-за помех окажется, что импульсы вы рабатываются в моменты, совпадающие с серединой посылки, то импульсы 15 проходят на суммирующий вход реверсивного счетчика.

В некоторый момент появится импульс на выходе реверсивного счетчика, который поступает на управляющий вход блока триггер ного делителя частоты на два, состояние которого изменится на противоположное. Вследствле этого фаза потенциальных выходов блока 5 трпггерного делителя на два изменяется на обратную, а положение импульсов соответствует нормальной работе.

Предмет изобретения

Устройство тактовой синхронизации, содержащее блок формирования опорного сигнала, делитель частоты, фазовьш дискриминатор и реверсивный счетчик, ог.тичающееся тем, что, с целью расширения полосы слежения по частоте без уменьшения точности синхронизации, вход ной блок содержит выделитель полусимволов бнимпульсного сигнала, два импульсных выхода которого соединены с фазовым дискриминатором через схемы «И»

40 и с раздельными входамп триггера, с парафазными выходами, подключенными ко входам управления этих схем «И».