Резервированный триггер

276lbl

ОП ИСАЙИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ союа Советских

Социалистических

Реслу0лик

Зависимое от авт. свидетельства №

Кл. 21ат, 36/18

42пР, 11/00

Заявлено 21.11.1969 (№ 1316076/18-24) с присоединением заявки №

Приоритет

МПК Н 031с 3/286

Н 05k 10/00

G 061 11/00

УДК 681.326.36(088.8) Комитет ло делам изобретений и открытий ори Совете Мииистрое

СССР

Опубликовано 14.Ч11.1970. Бюллетень ¹ 23

Дата опубликования описания 26.XI.1970

Авторы изобретения

А. И. Коекин и Ю. Е. Чичерин

Заявитель

РЕЗЕРВИРОВАННЫЙ ТРИ ГГЕР

Изобретение относится к области вычислительной техники.

Известен резервированный триггер, выполненный на элементах «И-HE»/«ИЛИ-НЕ», содержащий схему управления и элементы па- 5 мяти. Основным его недостатком является резкое увеличение затрат оборудования при расширении числа направлений записи информации.

Предложенный триггер от известного от- 10 личается тем, что в нем информационные входы триггера подсоединены по схеме «ИЛИ» ко входам первой ступени схемы управления, а стробирующие — по схеме «И» ко входам второй ступени схемы управления, противо- 15 положные выходы первой и второй ступени схемы управления подсоединены по схеме «И» ко входам элементов памяти триггера.

Это позволяет исправлять одиночную ошибку на входе и требует при расширении логпче- 20 ских возможностей меньших затрат оборудования по сравнению с известным триггером.

На фиг. 1 приведена схема резервированного триггера; па фиг. 2 представлен один из вариантов логического элемента «И-НЕ»/«ИЛИ- 25

НЕ»; на фиг. 3 изображено условное обозначение используемого логического элемента.

Выходы элементов 1 и 2 — точка 8 — соединены со входами элементов 4, 5 и 6. Выходы элементов 7 и 8 — точка 9 — соединены 30 со входами элементов 10, 11 и 12. К точкам

8 и 9 может быть подсоединено любое число входных элементов.

Выход элемента 4 соединен со входами элементов 11 и 12. Выход элемента 10 соединен со входами элементов 5 и 6. На входы 18 и 14, 15 и 16 подаются прямые и инверсные коды сигналов управления соответственно. На входы 17 и 18 подаются сигналы разрешения переписи информации. Выход элемента 19 соединен со входами элементов 4 и 10, а на его входы заведены по схеме «И» инверсии сигналов разрешении переписи информации на триггер.

Выход элемента 5 соединен со входами элементов 11 и 12, а выход элемента 12 соединен со входами элементов 5 и 6. Наличие замкнутого контура обеспечивает запоминание.

Триггер, собранный на элементах 1, 2, 5—

8, 4, 10, 11, 12 и 19 условно обозначим триггером 1-го канала.

Клеммы 18 — 18, 20 и 21 являются соответственно входными и выходными клеммами триггера 1-ro канала.

Аналогичный триггер, собранный на элементах 22, 28, 25 — 29, 81, 82, 88 и 40 условно обозначим триггером 2-го канала. Точки 24 и

80 — выходы элементов 22 и 28, 28 и 29 соответственно. Клеммы 84 — 89, 41 и 42 являются

276161 соответственно входными и выходными клеммами триггера 2-го канала.

Злементы 1, 2, 7, 8 и 2, 28, 28, 29 образуют 1-ю ступень схемы управления и служат для приема информационных сигналов; элементы 19, 4, 10 и 40, 25, 31 образуют 2-ю ступень схемы управления и служат для приема стробирующих импульсов.

Принцип работы схемы следующий.

При исправной схеме и прохождении правильной информации на входы элементов памяти поступают следующие коды сигналов: а) при информации на входах 18, 15, 14, 16 и 84, 86, 85, 87 вида «01» на входы элементов памяти 11, 12, 5, б и 82, 88, 26, 27 поступает код «0011»; б) при информации на входах 18, 15, 14, 16 и 84, 86, 85, 87 вида «10» на входы элементов памяти 11, 12, 5, б и 82, 88, 26, 27 поступает код «1100»; в) в режиме хранения информации на входы элементов памяти 11, 12, 5, б и 82, 88, 26, 27 поступает код «1111».

Объединение выходов 1-й и 2-й ступени схемы управления по схеме «И» на входе элементов памяти исключает прохождение ошибки типа «обрыв» (кодовые комбинации «0111» или «1110») на выход триггера.

При появлении на выходе с. емы управления

1-й или 2-й ступени ошибки типа «Короткое замыкание» (кодовые комбинации «0001» или

«1000») исправление се осуществляется путем объединения по схеме «ИЛИ» выходов

1-го и 2-го каналов триггера.

Из сказанного выше следует, что при появ5 ленин на входных клеммах 13 и 15 илп 14 и

16, 84, 36 или 35, 37 ложной информации аида

«00» или «11» происходит выключение элементов 11, 12, 5, б; 32, 83, 26, 27 и на выходе триггера устанавлива тся правильная ннфор10 мация «01» пли «10». След .ет отметить, что информация на 1-ю и 2-ю ступени поступает одновременно, следовательно дополнительной задержки по быстродействию на организацию двухступенчатой входной схемы не требуется.

Предмет изобретения

Резервированный триггер, выполненный на элементах «И-НЕ»/««ИЛИ-НЕ», содержащий

20 двухступенчатую схему управления и элементы памяти, отличающийся тем, что, с целью расширения логических возможностей и повышения быстродействия триггера, в нем информационные входы триггер а подсоединены по

25 схеме «ИЛИ» ко входам первой ступени схеIbI управления, а стробирующис — по схеме

«И» ко входам второй ступени схемы управления, противоположные выходы первой и второй ступени схемы управления подсоедипе30 ны по схеме «И» ко входам элементов памяти триггера.

Редактор 8. С. Нанкина

Заказ 3370/15 Тирамс 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 к, к, Составитель В. А. Комаров

Техред Л. Я. Левина Корректоры. Л. А, Царькова и О. С. Зайцева