Патент ссср 271132

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

27I I32

Союз Советских

Социалистических

Реслублии

Зависимое от авт. свидетельства №

Заявлено 01.Х1.1968 (¹ 1279861/18-24) с присоединением заяьки №

1(л. 42Ш, 3/00

Комитет AO делам

МПК Н 03k 13. 17

УД1 681,325(088.8) Приор и i ет изобретений и открытий при Совете Министров

СССР

Опубликовано 12Х.1970. Бюллетень ¹ 17

Дата опубликования описания 6.XI.1970

Автор изобретения

В. Б. Реутов

;:1; 1!ы3

Институт кибернетики АН Украинской СС

Заявитель

РАЗВЕРТЫВА1О1ЦИИ РЕГИСТР ДЛЯ АНАЛОГО-ЦИФРОВОГО

ПРЕОБРАЗОВАТЕЛЯ ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ

Предлагаемое изобретение относится к области измерительной техники zi может быть использовано в быстродействующих аналогоцифровых преобразователях, построенных на потенциальных элементах вычислительной техники.

Известные схемы развертывающих регистpGB аналого-цифровых преобразователей поразрядного уравновешивания на потенциальных элементах содержат распределитель им- 10 пульсов и регистр для формирования кода измеряемой величины.

Развертывающий регистр управляется прн этом двумя сериями парафазных импульсов, причем по ка?кдому импульсу одной серии 15 происходит сравнение измеряемой величины с компенсирующей, Запоминание p!. 3? льтата сравнения и сдвиг на один разряд распределителя импульсов, а по каждому имГ1ульсу второй серии — изменение состояния очеред- 20 ного триггера регистра формирования кодов в соответствии с результатом сравнения.

Недостатком такой схемы является наличие большого неиспользованного резерва по быстродействию. Это объясняется, во-первых, не- 25 обходимостью выбирать длительность и частоту тактовых импульсов с расчетом на максимально гозможное время переходного процесса элементов регистра и распределителя импульсов (при использовании транзисторов 30 в )че?ки::!е и",сыlцеии?1 длителы!Ость та1 тОВОГО и>!пх.)hc3 QQJI?I IIH о»!Гь больше максимаlhkIQ возможного времени выхода транзистора из насыщения), во-вторых, использованием B каждом такте измерения двух импу.!Ьсов (по

Одному ка?кдо!! се!)Пи) . Ьторы . 1! недо тсlтl .Овl этой схемы является необходимость большого количества элементов для построения распределителя имиульсог. Так, иаиболес распространенная схема распределителя такого рода содержит двоичный счетчик с двумя триггерами на разряд и четырьмя с:емами <;И», дешифратор и, как прави. о. усилители иа выходе дешифр",òîðà. Треоустся также специальньь! двухт,!ктовьш г нератор парафазных импульсов.

Целью настоящего изобретения является упрощение и повь)шеиие быстродействия.

Эга цель достигаегся путем такого соеди-!

Iения ГриГГерОв ()азрядов, что к. lждый последующий триггер включается от напряжения, появляю!цегося иа одном из выходов триггера предыд щеГО р;13ряда, а состояние, В кОтОрос ои переходит зависит от сигнала с выхо;IB нуль-органа. При этом используется то Оостоя Гc;IhcTI, что транзистор, работающий с насыщением, имеет ра:I»ne время срабатывания п.)и переходе из режима отсечки в режим иасыще!шя и из режима насыщения в режим отсечки. Во втором случае транзистор имеет

271132

65 некоторую задержку (время рассасывания пеосновных носителей), которая в предлагаемом регистре используется для образования тактов ОабОТы Ilpp00p330E31сля. Прн этОм бь! стродействие ключей уравновешивающей цени и пуль-органа выбирается таким образом, чтобы онп успевали сработать за время задержки выхода транзистора из насыщения (например, диодные ключи с генераторами тока и дифференциально-Оалансный нуль-орган).

Схема предлагаемого развертывающего регистра показана па черте?ке. 1 а?кд!.1й разряд регистра состоит из инверторов 1 — 8, схем

«И» 4 и б и схем «ИЛИ» б — 9. Инверторы

1 — 8 каждого разряда образуют троичный триггер с межкаскадными связями типа

«ИЛИ». так что если на выходе одного из инверторов триггера имеет место отрицательное

11ан1>я?кение, То тра11зис-,оры IIpvl Hx +Bух IIHверторов огкрыты и на I!x выходах напря?кение равно нулю.

Схема работает следующим образом. В исходном состоянии (при сбросе) на выходе инверторов 1 имеет место отрицательное напря?I eIr1Ie, а па выходах ипверторов 2 и 8 — нулевое. После окончания сигнала сброса на вход инвертора 1 первого разряда подается

Отрицательное напря кeннe, В резульчате чего транзистор инвертора 1 быстро (так как до этого был закрыт) открывается и входит в насьццепие и на его выходе образуется нулевое напряжение. На выходе схемы «ИЛИ» 8 также образуется нулевое напряжение, которым включается ключ первого разряда уравновешивающей цепи. Срабатывает нуль-орган, и на входы схем «И» (4 и 5) подаются прямой н инверсный сигналы небаланса нуль-органа. Так как инверторы 2 и 8 до срабатывания находилпсь в состоянии насыщения, а время срабатывания ключа и нуль-органа выбрано меньше времени выхода транзисторов из насыщения, то до прихода сигнала небаланса изменения состояния ипверторов 2 и 8 не произойдет. По приходу сигнала небаланса на выходе одной из схем «И» (например 5 при перекомпенсации) будет отрицательное напряжение, а на выходе другой 4 — нулевое. В результате этого только один из инверторов будет иметь возможность запереться (инвертор 2 в данном примере), который и запрется с задержкой выхода пз пасьццения.

При этом при наличии на выходе нуль-органа сигнала перекомпенсации сработает инвертор

2, а при недокомпенсации — инвертор 8.

Срабатывание инвергора 8 не приводит к изменению состояния ключа уравновешивающей цепи, а при срабатывании инвертора 2 отрицательное напряжение с его выхода поступает через схему «ИЛИ» (8) на вход ключа и приводит к тому, что ключ начинает выключаться. Одновременно отрицательное напряжение с выхода инвертора 2 (или 3 прп недокомпенсации) первого разряда подается через схему «ИЛИ» 9 на вход ипвертора 1 второго разряда, транзистор этого инвертора

5 и

15 г0 г5

4 быстро (так как был в состоянии отсечки) о!пирается, и нулевое напря?кение на его выходе закрывает входные клапаны первого триггера. В результате эгого, если прп выклK? чении кл1оча первого разряда уравновешивающей цепи, начавшемся одновременно с срабатыванием инвертора 1 второго разряда, произойдет изменение сигнала небаланса на выходе нуль-органа (а также при последующих изменениях сигнала небаланса), состояние триггера первого разряда измениться не может.

Срабатывание инвертора 1 второго разряда пр11водит к включению ключа второго разряда уравновешивающей цепи (это происходит почти од;-1овременно с выключением ключа первого разряда), и дальнейшая последовательносгь срабатываний второго такта уравновешивания (второго разряда) происходит так же, как описано для первого такта. Срабатывание последующих разрядов регистра происходит аналогично. Таким образом, время одного измерения аналого-цифрового преобразователя с предлагаемым развертывающим регистром равно сумме времен переходных процессов разрядов регистра. Так, например, время выхода из насыщения транзисторов типа П1б составляет 5 — 10 !!ксек, а транзисторов П416 — менее 1 л!ксек, так что скорость работы десятиразрядного преобразователя в первом случае будет составлять 10 — 20 тыс. преобразований в секунду, а во втором— более 100 тыс. преобразований в секунду.

Предлагаемый развертывающий регистр может быть принудительно тактирован от внешнего генератора путем разделения шин, по которым подается сигнал небаланса от пуль-органа для четных и нечетных разрядов регистра, и стробирования прямого и инверсного сигналов небаланса для четных и нечетHhIx разрядов регистра парафазными импульсами.

Предмет изобретения

Развертывающий регистр для аналого-цифрового преобразователя поразрядного уравновешивания, содер?кащнй в каждом разряде троичный триггер с межкаскадными связями типа «ИЛИ» и схемы «И» и «ИЛИ», Отличи-!

Огиийся тем, что, с целью повышения быстродействия и упрощения, выходы второго и третьего инверторов каждого триггера через схему «ИЛИ» подключены ко входу первого инвертора триггера следующего разряда, прямой и инверсный выходы нуль-органа аналого-цифрового преобразователя соединены со входом второго и третьего инверторов каждого триггера через схемы «И», вторые входы которых подключены к выходу первого инвертора триггера следующего разряда, а выходы первого и второго инверторов каждого триггера через схему «ИЛИ» соединены со входом соответствующего ключа уравновешивающей цепи аналого-цифрового преобразователя.

271132

Составитель Н. А. Козлов

Техред А. А. Камышникэва

Редактор В. 3. Хейфиц

Корректор Л. В Юшина

Типография, пр. Сапунова, 2

Заказ 3188/1 Тираж 489 Подписное

ЦНИИПИ Комитета по делан изобретений и открытий при Совете Министров СССР

Москва, РК-35, Раушская наб., д. 4/5