Запоминающее устройство

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски

Социалистических

Республик

Зависимое от авт. свидетельства ¹â€”

Заявлено 18.111,1969 (№ 1314554, 18-24) с присоединением заявки ¹â€”

Приоритет

Опубликовано 17.IV.1970. Бюллетень ¹ 15

Дата опубликования описания ЗХ111.1970

Кл. 21ат, 37/04

МПK G 11с 11/02

УДК 681.327,02(088.8) Комитет по делам изобретений и открытий при Совете алииистров

СССР

Авторы изобретения

Б. И. Куликов и Я. И. Фет

Институт математики СО АН СССР

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Описываемое Оперативное запоминающее устройство (ОЗУ) может бьп ь применено в вычислительных машинах, в устрОиствах автоматики и телемеханики, а такхке в других случаях, когда требуется оперативная память малого объема с произвольным допуском и сравнительно невысоким быстродействием.

Известны запоминающие устройства, содержащие блок управления и матрицы запоминающих элементов, к которым подключены блоки ввода, адресации и считывания.

Описываемое запоминающее устройство отличается тем, что оно содержит генератор сброса, ударник н амортизаторы, а запоминающие элементы выполнены в виде капсул, содержащих электроды и заполненных металлическим порошком, прн этом генератор импульсов сброса подключен к электромагниту ударника, обеспечивающему встряхивание матриц, установленных на амортизаторах. Это позволяет упростить устройство.

На фиг. 1 приведена функциональная схема предлагаемого ОЗУ; на фиг. 2 — двоичная ячейка (металлопорошковый триггер); на фиг. 3 — устройство сброса.

На входе ОЗУ находится блок l ввода. Выходы регистра 2 числа блока ввода соединены с разрядными ключами 8 управления записью, которые подключены к управляющим обмоткам соответствующих импульсных трансформаторов 4. Выходные обмотки импульсных трансформаторов 4 подкл1очены через разделительные конденсаторы 5 к шинам 6 стОлбцов матриц 7 запоминающих элементов (металлопорошковых триггеров 8). К этим же шинам параллельно подключены первые входы металлонорошковых триггеров 8 (МПТ) соответствующего столбца матрицы 7. Каждая пз шин 6, кроме того, подключена через делптел напряжения, образуемый соответствующим сопротивлением 9 и сопротивлениями мсталлопорошковых триггеров данного столбца, к информационному входу соответствующей выходной схемы совпадеш1я 10 блока считывания 11. К выходу формпрова геля 12 импульсов считывания параллельно подключены управляющие входы всех выходных схем совпадения 10. Регистр 18 адреса блока адресации 14 подключен к дешифратору 15 адреса, выходы которого подключены через адресные ключи 16 к шинам 17 соответствующих строк матрицы 7. К этим же шинам параллельно подключены вторые входы всех металлопорошко25 вых триггеров 8 соответствующих строк маттрицы 7. Выход генератора 18 импульсов сброса блока 19 управления подключен и обмотке электромагнита 20 сброса, который приводит в действие ударник 21, встряхивающий плату

30 с металлопорошковыми триггерами. Блоки ввода, адресации и считывания соединены управляющими шинами с блоком управления.

Предлагаемое ОЗУ работает следующим образом.

Двоичные запоминающие элементы (триггеры 8) матрицы 7 действуют по принципу когерера. Когерер (фиг. 2), состоящий из капсулы 22, заполненной металлическим порошком

28, и электродов 24 и 26, под действием приложенного к электродам напряжения переходит в устойчивое состояние, при котором омическое сопротивление между его электродамп близко к нулю (спекание частиц порошка), а при механическом встряхивании капсулы — в другое устойчивое состояние, при котором омическое сопротивление между электродами принимает значение порядка нескольких мегом (разрушение проводимости порошка).

В режиме записи с регистра 2 числа выдаются сигналы в тех разрядах, в которых должен быть записан код «1». Соотвстствующие разрядные ключи 8 управления записью отпираются и пропускают импульсы по управляюLUHM обмоткам импульсных трансформаторов 4. Вследствие этого на соответствующие столбцы матрицы 7 проходят импульсы записи, амплитуда которых достаточна для переключения МГП в проводящее состояние. Переключение может осуществляться только в одной из строк матрицы 7, а именно в "îé строке, у которой соответствующий адресный ключ 16 открыт в данный момент сигналом дешифратора адреса 15. Таким образом, запись кода числа в матрицу запоминающих элементов происходит по выбранному адресу, причем коду «1» в ОЗУ соответствует проводящее состояние МПТ, а коду «0» — высокое сопрогпвление МПТ.

Чтение информации из ОЗУ производится следующим образом. Каждая из разрядных шин 6 подключена к средней точке делителя напряжения, верхнее сопротивление 9 которого постоянно, а нижнее определяется состоянием МПТ в данном разряде (столбце) выбранной для чтения строки (адреса) матрицы.

Если в данном МПТ записан код «1», то напряжение на соответствующей шине 6 и, следовательно, на информационном входе соогветствующей выходной схемы совпадения 10 будет близким к нулю. Если же в МПТ записан код «0», то на входе схемы совпадения 10 будет некоторое положительное напряжение.

Схемы 10 выполнены как схемы «И» для отрицательных сигналов. Таким образом, при подаче с формирователя 12 отрицательных импульсов на управляющие входы всех схем совпадения 10 выходные импульсы появляются на выходах только тех схем совпадения, которые соответствуют шипам разрядов, хранящих код «1».

Сброс информации осуществляется путем механического встряхивания платы, на котоИ рой размещена матрица запоминающих элементов. Один из возможных конструктивных вариантов устройства сброса приведен на фиг. 3. Плата 26 с запоминающими элементами изолирована от, внешних механических воздействий с помощью амортизаторов 27. Это необходимо для предотвращения случайного сброса информации под* действием посторонних источников встряхивания. Горизонтальные

17 н вертикальные 6 шины матрицы запоми20 пающпх элементов связаны со схемой управления гибкими проводами. Ударник 21, приводимый в действие электромагнитом 20, производит встряхпвание платы 26 при подаче на обмотку электромагнита импульсов сброса.

25 Устройство сброса обеспечивает одновременный сброс всех МПТ данной платы, Поэтому количество МПТ па каждой амортизированной плате, обслуживаемых одним ударником, должно выбираться в зависимости от кон30 кречпого назначения ОЗУ.

Г1репмуществамп предлагаемого ОЗУ является низкий расход электронного оборудования, низкая стоимость самих двоичных запоминающих элементов, высокая технологич35 ность Йзготовления матриц (напрпмер, методом штамповки), возможность длительного хранения информации при выключенных источниках питания.

Предмет изобретения

Запоминающее устройство, содержащее блок управления и матрицы запоминающих элементов, к которым подключены блоки ввода, адресации н считывания, отличающееся

45 тем, что, с целью упрощения устройства, оно содержит генератор сброса, ударник и амортизаторы, а запоминающие элементы выполнены в виде капсул, содержащих электроды и заполненных металлическим порошком, при

50 этом генератор импульсов сброса подключен к электромагниту ударника, обеспечивающему встряхиваппе матриц, установленных на амортизаторах.