Устройство для параллельного суммированиядвух чисел

 

О П И С А Н И Е 268498

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства М 226955

Кл. 21ат, 37/02

Заявлено 15,V.1968 (№ 1241441/18-24) с присоединением заявки ¹

Комитет по делам изобретений и открытий при Совете Министров

СССР

МПК Ст 11с

УДК 681.327.02(088.8) Приоритет

Опубликовано 10.1V.1970. Бюллетень ¹ 14

Дата опубликования описания 17Л III.1970!

В. Г. Колосов, А. Г. Леонтьев, В. Ф. Мелехин, Б. А. 1 и(иловидов, H. И. Радомысльская и В. Н. Тисенко

Ленинградский политехнический институт им. М. И. алииииа.,--,.— --...,. ". У

Ав горы изобретения

Заявитель

УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОГО СУММИРОВАНИЯ

ДВУХ ЧИСЕЛ =- рт=S;Qp,Ь;, Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных цифровых системах, имеющих магнитное оперативное запоминающее устройство (МОЗУ).

Известно устройство параллельного суммирования двоичных чисел с последовательной реализацией переносов на магнитном оперативном запоминающем устройстве с линейной выборкой, в котором в качестве логического устройства используются специ»7bHQ выделенные линейки МОЗУ (см. авт, св. № 226955).

Однако В таком устройстве для суммирования двух 777-разрядныx двоичных чисел требуется от пяти до 2 — 3 т циклов обращен 1я к МОЗУ.

Цель изобретения заключаегся в сокращении числа циклов обращения к МОЗУ, требующихся для сложения двоичных чисел. Это достигается тем, что в устройстве выход каждого усилителя чтения через блок задержки и диод соединен с дополнительным входом считывания ключ» регистра регенерации следующего старшего разряда и с дополнительной шиной импульсного питания, а выход каждого ключа регистра регенерации подключен K дополнительным выходам считывания ключа следующего старшего разряда.

Цель изобретения достигается путем вычисления слова переносов, возника1ощих прп сложенин двух 177 разрядных чисел, последующей логической формуле:

Pi+, -- а,lI,.Q/(а, Q/l7,) Р,-, (1) 5 где pi 1 — перенос из 1-го в (1 т 1)-й разряд; р, — перенос из (1 — 1)-ro в i-й разряд; а, и (7; — сла1аемые 1-го разряда;

10 Действительно, перенос из 1-ro в (i - 1)-й разряд может возникнуть в двух слу1аях: при наличии единиц ь обоих слагаемых 1 -го разряда; при наличш единицы в одном из слагаемых i-го разряда и переносе в i-й разряд из

15 (1 — 1) -го разряда.

Формулу (1) можно привести к виду:

Р;. 1 — (а7 1,/ о,) (а,.77,. / Р,.). (2)

Для вычисления слова переносов по формул" (2) выходы усилителей чтения матрицы

МОЗУ через диоды и устройства задержки соединяются со с1,ениальнымп входами счигызания кл1очей peгистра регенерации; кроме того, выход ключа i-ro разряда регистра регенерации по специальному входу поступает и» считывание ключа (1 + 1)-го разряда. Окончателы1»я сумма двух двоичных чисел i-го разряда выражается следующей логи 1с1кой формулой:

30 (3) 268498

Z,. =- р,Ь, Q p, + S;, 50

60 где ZI — 1-и разряд суммы слагаемых а и b; р, — перенос в t-и разряд;

S, — предварительная сумма (без учета переносов) i-го разряда.

Логическую формулу (3) можно привести к виду:

Из формулы (4) видно, что для вычпсления достаточно иметь инвертированное значение предварительной суммы 5, и прямое значение переноса в i-й разряд р;.

Инвертированное значение S; может быть вычислено

5,. -= а,\/6 \/а;6; (5) Тогда сложение двух двоичных чисел может быть выполнено по следующему алгоритму: ввод числа а в специально выделенные для выполнения логических операций линейки

МОЗУ; ввод числа b в специальное выделенные для выполнения логических операций линейки МОЗУ с образованием выражений а,. /б, и а,.b,.; образование слова переносов по формуле (2); образование инвертированного значения предварительной суммы Ь, по формуле (ос); образование окончательной суммы слагаемых а и b по формуле (4) и запись ее в МОЗУ.

Из изложенного видно, что алгоритм сложения двух двоичных чисел при помощи предлагаемого устройства состоит из пяти циклов обращения к МОЗУ. Цикл 3 выполняется при помощи дополнительных связей в предлагаемом устройстве. Дополнительные связи, введенные в предлагаемое устройство, существенно уменьшают время сложения двоичных чисел и не мешают использованию предлагаемого устройства в качестве обычного МОЗУ.

На фиг. 1 изображена схема описываемого устройства сложения двоичных чисел со сквозным переносом; на фиг. 2 — два ключа регистра регенерации.

Устройство состоит из универсальной части

1 и функциональной части 2.

Функциональная часть 2 состоит из пяти числовых линеек 8 — 7. Каждая линейка функциональной части имеет одну адресную шину

8 — 12. Выходы (разрядные шины) 18 матрицы МОЗУ соединены с усилителями чтения 14.

Выходы 15 усилителей чтения подключены к регистру регенерации 16, причем выход i-го усилителя чтения подключен через диод 17 ко входу 18 подготовки ключа 1-го разряда регистра регенерации 16, через диод 19 и блок задержки 20 ко входу 21 с штыванпя клюга (i + 1)-го разряда регистра регенерации 16, а через диод 22 — ко входу 28 подготовки ключа (+ 1)-го разряда регистра регенерации

Импульсное пигание оконечных каскадов усилителей чтения 14 может подаваться либо по дополнительной шине 24 импульсного питания, либо по шине 25, либо по шине 26. ÑIlåппальные входы 27 считывания ключей ре10

45 гистра регенерации 16 соединены друг с другом и имеют общий вход 28. Выход 29 ключа

1-го разряда регистра регенерации 16 подключен ко входу 80 считывания ключа (1+ 1)-го разряда и к разрядным шипам 18 матрицы

МОЗУ.

Ключ -го разряда рсгпстра регенерации 16 состоит пз транзистора 81 п — p — n, магнитного сердечника 82 с ПП1, регулируемого магнитного сердечника 8oo . Магнитный сердечник 82 имеет обмотки подготовки 84 и 85, обмотки считывания 86 и 87, обмотку положительной обратной связи 88 и базовую обмотку

89. Магнитный сердечник 88 имеет базовую обмотку 40, обмотку положительной обратной связи 41 и обмотку 42 запуска транзистора 81 от заднего фронта импульса, поступающего на вход 21. Лдресные шины 8 — 12 функциональной части 2 подключены к выходам формирующих реверсивных ключей; каждая адресная шина соединена со своим ключом. С помощью этих ключей в адресные шины могут подаваться в такт записи или в такт считываНИЯ ИМП) 7bCbl ПОЛНОГО TOKB ИЛИ ИМП ЛИСЫ ПОлутока.

Рассмотрим работу предлагаемого устроиства при образовании слова переносов по формуле (2), пользуясь чертежом и таблицей, в которой показана последовательность выполнения операций, сочетания управляющих сигналов, необходимые для выполнения каждой операции, а также содержимое линеек функциональной части матрицы МОЗУ и регистра регенерации 16 после выполнения каждой операции. Таблица составлена по описанному ранее алгоритму, в котором слово переносов образуется в результате выполнения третьего цикла обращения к МОЗУ.

Каждый цикл обращения к МОЗУ состоит из выполнения считывания матрицы МОЗУ с записью считанного кода на регистр pel eilepaции и передачи кода с регистра регенерации обратно в матрицу МОЗУ, причем как во время считывания, так и во время записи могут производпться логические операции с кодами.

Операция поразрядной дизыонкцпи выполняется так же, как и запись по принципу совпадения полутоков, подаваемых по разрядным и по адресным шинам, но без предварительноlo стирания содержимого линейки. Операция проразрядной конъюнкции выполняется подачей полного тока в сторону «О» по адресной шине одновременно с кодом, поступающим по разрядным шинам. Операция инвертирования кода выполняется при считывании линейки импульсом пол ioI 0 TQK2 B сторону .(1», подаваемым по адресной шипе. Кроме того, при одновременном считывании нескольких линеек функциональной части 2 I3 выходных шиliam 15 усилителей чтения 14 появляется код, являющийся диз ьюпкцией кодов, считываемых с линеек функциональной части 2.

Перед началом третьего цикла обращения к МОЗУ слово o; Q b, записано в линейках

8 и 4 функциональной части 2 МОЗУ, а слово

268498

Таблица

Линейки функцнон. части 2 МОЗУ

Регистр

7 регенерации

Управл. сигналы

Операция такта цикла

5 6

0 а

8(v), 9(v), 10(v),11(v)

26

ab ab

avb

avb

8(v), 9(v), 10() 11()

avb линейки 3 со сдвигом линейки 5 со сдвпгоги

ab ab

avb

25,8

Считывание влево

Считывание влево;

Считывание

16 по вхо

Запись р; в

Pi

0 а Ь

avb

24 регистра регенерации дам 21;

8c (v), в 7с (v) (стирание) регистра ре16 по входам 27

12(v) 8(ч) 28

avb

Счптыванпс гснервции

$;

9, 11, 26

8(ч) 12(;) 28

0 0

Pi

S;

10

piv

0 0

12,8

8(v), 9(.) 10(ч), 11(ч) 28

IcxoI,IIoc cocтоянпс

Считывание а с уиивсрсильной части 1

Запись а в 8, 4, 5 и 6 линейках

Считывание bсу:ниверсальной части 1

Запись b в 8с (v), b 4с (v), в 5 с(), в 6 с (.) Считывание 4 с инверсией и 6 без инверсии

Запись в8с () в7с () Считывание 7 с инверсией и 8 без инверсии

Запись - ; в функц. часть 2 (в лннсйки 8, 4, 5, 6),А — в линейках 5 и 6. В первый такт третьго цикла производится считывание линейки 8 функциональной части 2 МОЗУ подачей уп авляющего сигнала по шине 8. При этом на

;ыходных шипах 15 усилителей чтения 14 по.вляется слово а; /b,, которое через диоды 2 поступает на входы 28 подготовки ключей

1егистра регенерации со сдвигом на разряд

;лево, для чего подается импульс строба по пине 25. Таким образом, в результате выпол енпя первого такта па ключах регистра реге ерации 16 оказывается записанным . слово

4 / "с.

Во второй такт цикла производится счпты:ание линейки 5. При этом на выходных шиfax 15 усилителей чтения 14 появляется слово

i,b;, которое через диоды 19 и блоки задержки 20 поступает на входы 21 считывания

;лючсй регистра регенерации 16, для чего по(ается стробирующий импульс по шине 24. три этом срабатывают только те ключи ре-.истра регенерации 16, которые были подгоовлены в предыдущем такте словом а, g b, и .читываются словом а, b,. Кроме того, кажтый последующий ключ запускается выход ым импульсом соседнего младшего по входу

)0, если о был подготовлен в предыдущем такте словом а,. \/ b Таким образом, в ре40 зультате выполнения третьего цикла обращения к МОЗУ на выходных шинах 29 регистра регенерации 16 появляется слово переносов, вычислеппое в соответствии с формулой (2).

После выполнения второго такта цикла 8

45 необходимо произвести стирачие информации, оставшейся на регистре регенерации 16 путем подачи во время третьего такта импульса по шине 28.

При считывании регистра регенерации 16 по

50 входам 21 необходимо осуществить задержку на длительность импульса строба. Это обеспечит отсутствие сигналов записи по разрядным шинам 13 при налп шп импульса строба.

В противном случае помехи or токов записи в

55 соседних разрядах могут привести к ложному срабатыванию усилителей чтения 14. Для задержки прп считывании регистра регенерации

16 служит блок задержки 20.

Таким образом, описываемое устройство

60 позволяет свести число циклов обращения к

МОЗУ прп суммировании двух двоичных чисел до пяти (с учетом ввода слагаемых и функциональную часть 2 и вывода результата из функциональной части 2 в универсальную

65 часть 1 МОЗУ) с незпачптсльпымп затратами

268498

Предмет изобретения

Фиг 2

Составитель В. М. Щеглов

Редактор Г. С. Антропова Текред Л. В. Куклина Корректор О, Б. Тюрина

Закал 22I Oil Тираж 480 Подписное

ЩП1И11И Коми1ста по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4(5

Типография, пр, Сапунова, 2 оборудования, так как добавлены только дополнительные входы 21 и,30 счптыгания ключей регистра регенерации блока задержки

20, диоды 19 и формирователь строба, обеспечивающий подачу стробирующего импульса

II0 шине 24. Блок задержки 20 можно заменить запуском ключа регистра регенерации 1б от заднего фронта импульса строба по обмотке 42, которая показана на фпг. 2. Введение дополнительных связей между ключами регистра регенерации 1б не мешает работе устройства в режиме ЗУ, так как при этом все ключи считываются по общему входу 28, Устройство для параллельного суммирове пня двух чисел по авт. св. ¹ 22б955, отличат

5 и ееся тем, что, с целью уменьшения времен суммирования, выход каждого усилителя чгс ия через блок задержки и диод соединен дополнительным входом считывания ключ регистра регенерации следующего старшег

10 разряда и с дополнительной шиной импульс ного питания, а выход каждого ключа регист ра регенерации подключен к дополнптельны: выходам считывания ключа следующего стар шего разряда, Г

13

I ! ! ! ! !

t !

I

t !