Способ выполнения логических операций на магнитополупроводниковых элементах

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 04.Х,1968 (№ 1277167/18-24) с присоединением заявки №

Приоритет

Опубликовано 17.Ill.1970. Бюллетень № 11

Дата опубликования описания 2.XI.1970

Кл. 21ат, 36/18 омитет по делам

МПК Н 03k

УДК 681.3.056(088.8) иэобретений и открытий при Совете Министров

СССР

Автор изобретения

В. Н. Свирин

Заявитель

СПОСОБ ВЫПОЛНЕНИЯ ЛОГИЧЕСКИХ ОПЕРАЦИЙ

НА МАГНИТСПОЛУПРОВОДНИКОВЫХ ЭЛЕМЕНТАХ

Изобретение относится к области вычислительной техники и может быть использовано в измерительной, счетно-решающей технике и в системах дискретной автоматики.

Известны способы выполнения логических операций на магнитополупроводниковых элементах, реализующие полную систему логических функций двоичных аргументов, основанные на принципе преобладания магнитного потока или напряжения. При реализации этих способов предъявляются жесткие треоования к стабильности параметров входящих элементов, и к стабильности временных параметров рабочих импульсов в схемах логических элементов. Кроме того, по известным способам требуется использование сердечников с ППГ с высоким коэффициентом прямоугольности.

Целью изобретения является реализация полного набора логических операций двоичных аргументов с использованием эффекта накопления и рассасывания неосновных носителей в р — и-переходе и повышение надежности магнитотранзисторных элементов. По предложенному способу эта цель достигается тем, что сердечники для логического элемента разбивают на две группы, одна из которых с прямоугольной петлей гистерезиса предназначена для запоминающих трансформаторов, а другая с низким коэффициентом прямоугольности или с непрямоугольной петлей гистерезиса предназначена для импульсных трансформаторов. Сердечники первой группы прошивают обмоткой сброса и запрещающей обмоткой, которую подсоединяют к выводам за5 прещающего элемента, например к базе транзистора или к управляющему электроду тиристора. Сердечники второй группы с НПГ прошивают управляющей и выходной обмотками, при этом управляющую обмотку под10 соединяют к выходному выводу запрещающего элемента, например к коллектору транзистора, который подсоединяют к управляющему выводу выходного элемента, например к базе транзистора, а выходную обмотку под15 элемента, например к коллектору транзистора на входные обмотки, например записывающие, считывающие и сбросовые, подают сигналы в последовательности «Запись», «Счи20 тывание», «Сброс», а на записывающие оомотки и сбросовую обмотку подают сигналы, устанавливающие сердечники первой группы в состояние «О» или «1» в зависимости от выполнения конкретной логической операции.

25 Предлагаемый способ выполнения логически.х операций не предъявляет жестких требований к стабильности параметров входящих элементов, допускает использование сердечников с

ППГ с низким коэффициентом прямоугольно3(сти, позволяет значительно повысить надеж265948

I5 го

40

60 ность, помехустойчивость и быстродействие логических схем (до 1 лггц) и исключить генерацию выходных импульсов при их ус ановке в исходное состояние.

Особенность изобретения заключается в совместном использовании характеристик логических сердечников как с прямоугольной петлей гистерезиса, так и непрямоугольной петлей гистерезиса и переходных процессов в режиме насыщения транзистора при его выключении (эффект наличия конечного времени рассасывания HpocHGBElbIx носителей в транзисторе после подачи запирающего сигнала), которые являются физической основой

«запрета»,при выполнении всех логических операций.

В качестве примера реализации предлагаемого способа выполнения логических операций на МТЗ на фиг. 1 приведена схема совпадения на и входов; на фиг. 2 показан порядок и полярность входных импульсов при реализации логических функций конъюнкции, дизьюнкции и отрицания.

Устройство, изображенное на фиг. 1, содержит сердечники 1, 2, ..., i, ..., п первой группы с ППГ; сердечники 8, ..., 1, ..., k второй группы с НПГ; управляющую обмотку 4, выходную обмотку 5, запрещающую обмотку 6, запрещающий элемент (транзистор) 7, выходной элемент (транзистор) 8, сбросеB) !G обмотку

9 и считывающую обмотку 10.

Сердечники 1, 2, ...,, ..., и предназначены для хранения поступившей информации и совместно с транзистором 7 обеспечивают запрет в схеме. Сердечники 8, ..., 1, ..., k совместно с транзистором 8 обеспечивают формирование выходного импульса.

Положим, что в исходном состоянии сердечники 1, 2, ..., i, ..., n находятся в состоянии

«О». В случае поступления на вход схемы всех сигналов Х, Х, ..., Х;, ..., Х „ сердечники 1, 2, ..., и устанавливаются в состояние «1», после чего при поступлении по обмотке 10 считывающего импульса в сердечниках I, 2, ..., i, ..., п подтверждается «1», т. е. они перемагничиваются из +В„в +В, а сердечники

8, ..., j, ..., lг перемагничиваются из точки А в точку В. По окончании импульсов в обмотке

10 сердечники 8, ..., j, ..., k возвращаются нз точки В в точку А, и в обмотке 4 возникает импульс, открывающий выходной транзистор

8, при этом происходит блокинг-процесс и формирование выходного импульса. При проходе импульсов «Сброс» по обмотке сердечники 1, 2,, L, ..., п устанавливаются опягь в «О».

Положим теперь, что один из входных импульсов, например Х;, будет отсутствовать, т. е. Х, =О. Тогда при приходе сигналов Х„

Х, ..., Х i, О, Хс+, ..., Х„сердечники 1, 2, ..., (i — 1), (i+1), ..., и устанавливаются в «1», а сердечник L останется в «О». В этом слу гае при,поступлении импульса считывания по об4 мотке 10 в сердечниках 1, 2, ..., (1 — 1), (i+1), ..., и подтвердятся «1», а сердечник 1 перемагничивается из «О» в «1», и транзистор 7 открывается. Возникающий по заднему фронту считывающего импульса импульс в обмотке 4 шунтируется транзистором 7 и на входе схемы импульс пе формируется. С приходом импульса сороса по обмотке 9 сердечники 1, 2, ..., i, ..., n снова устанавливаются в положение

«О».

Режим транзистора 7 выоирается таким ооразом, что при домагничивании п сердечников от +В„до +В транзистор не включается, а при переключении любого из п сердечников из — В, в В„, — включается.

Реализация функций «НЕ» и «ИЛИ» понятна из функционирования схемы и диаграммы подачи входных импульсов.

Из описания функционирования схемы видно, что сердечники с ППГ (1, 2, ..., E, ..., и) непосредственно пе участвуют в формировании выходного импульса, вследствие чего их можно использовать с низким коэффициентом прямоугольности или даже в режиме перемагничивапия по частным циклам, что, в свою о«ередь, позволяет снизить требования к стабильности транзистора, повысить быстродействие и нагрузочную способность логических схем и исключить появление выходных импульсов при их установке в исходное состояние, а также уменьшить объем проверок при контроле сердечников с ППГ и сократить стоимость производства логических схем. Все эти факторы, в конечном итоге, позволяют значительно повысить надежность, быстродействие и улучшить эксплуатационные характеристики логических схем.

Предмет изобретения

Способ выполнения логических операций на магнитополупроводниковых элементах, отяачтощийся тем, что, с целью повышения быстродействия и надежности, сердечники разбивают на две группы, одна из которых c,ïðÿìîугольной петлей гистерезиса, а другая с низким коэффициентом прямоугольности или с непрямоугольной петлей гистерезиса, при этом через запрещающую обмотку сердечников первой группы подают сигналы к элемен. ту запрета, например транзистору или тиристору, а через управляющую обмотку сердечника второй группы подают сигналы к соответствующему входу выходного элемента, например транзистора, а также на выход элемента запрета, причем на входные обмотки подают сигналы в последовательности «Запись», «Считывание», «Сброс», при этом в зависимости от выполнения логической операции сердечники первой группы устанавливают по сигналам «Запись» и «Сброс» в состояние

«О» или «1».