Патент ссср 264454

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт, свидетельства №

Кл. 21а1, 36/18

Заявлено 28Х111,1968 (№ 1265520/18-24) с присоединением заявки №

Приоритет.ЧПК Н 03k

УДК 681.325.63 (088.8) Комитет по делам изобретений и открыти(, при Совете Министров

СССР

Опубликовано 03.111.1970. Бюллетень ¹ 9

Дата опубл икования описания 17Х1.1970!

А. Е. Бобров и В. Х. Лохматый-Будовский

Ленистдадсиий оРдсна Ленина инститУт инженеРса желуанодоРожноГож, транспорта им. академика В. Н. Образцов

Авторы изобретения

Заявитель

ДЕШИФРАТОР

Предлагаемый дешифратор на ферриттранзисторных ячейках может быть использован в схемах вычислительной техники, автоматики и приборостроения.

Существующие дешифраторы на ферриттранзисторных ячейках с разновременным запретом содержат в качестве основного элемента двухъярусные схемы совпадения, которые выдают импульс тока на выходе лишь в случае одновременного считывания ячеек обоих я русов,,причем перед счить ванием в обе ячейки должна быть записана единица.

Однако в таких дешифраторах обмотки феррит-транзисторных ячеек используются для пропускания импульсов тока только в одном направлении. Это гриводит к усложнению схем.

Цель предлагаемого изобретения заключается в упрощении схем дешифратора и расширении их функциональных возможностей.

В предлагаемом дешифраторе эта цель достигается путем созда1,ия и использования участков схемы с ярковыраженным двусторонним направлением протекания импульсов тока, которые в одном направлении осуществляют запись, а в другом — считывание информации с феррит-транзисторной ячейки.

Схема дешифратора приведена на чертеже.

Дешифратор состоит из пяти феррит-транзисторных ячеек 1- — 5, ппинципиальная схема которых у всех одинакова и такая же, как у ячейки 1. Ячейки 2 — 5 соединены в двухьярусные схемы, причем общая точка 2-й и 3-й ячеек (коллекторный выход ячейки 3 и эмиттерный выход ячейки ") соединена с началом одной из управляющих обмоток ячейки 1, а конец этой обмотки соединен с общей точкой ячеек 4 и 5. Ячейка 1 включена по обычной одноярусной схеме.

Дешифратор работает следующим образом.

Допустим, на запись в ячейки 2 — 5 (входы б — 9) по такту 11 подаются входные переМЕННЫЕ Х1, Хе, ХЗ, Х4 СООтВЕтСтВЕнно, причЕМ одновременно (в одном периоде) могут поступать не более двух импульсов. По такту t» постоянно подаются импульсы тока на считывание информации с ячеек 2 — 5 (вход 10) .

Очевидно, что на коллекторных (11, 12) и эмиттерных (18, 14) выходах схемы могут появиться единичные сигналы (импульсы тока).

Формально условия их появления можно записать следующим образом:

g11 = Х1Хо т/Х1Х4 = 1 (Х2 тт/Х4);

g12 = Х2ХЗ т/ХЗХ4 = ХЗ (Хе тс/ Х4) т

Д1З=Х)хе 1/Хехз = Х2 (Х1 \/Хз) )

g14 = Х1Х4 тс/ ХЗХ4 = Х4 (Х1 \/ХЗ), где у — значение соответствующего коллектор30 ного или эмиттерного выхода лешифратора.

264454

6 в«

«г

Составитель Л. Скобелева

Редактор Б. С. Наикииа

Техреды Т. П. Курилко, Э. Чижевский

Корректор А., М. Глазова

При поступлении единичного значения лишь одной из переменных хт †..х, или пар переменНЫХ Хт, Хз И Х>, Х4 ИМПУльса тока на выхолах дешифратора не будет. По такту t> единичная информация в ячейках разрушается неполностью и доводится до нуля сигналами гашения, подаваемыми постоянно по тактам t> и t4 на входы 15 и 1б соответственно.

При первом поступлении одновременно пары сигналов хг и хз по такту t> на входы 7 и 8 соответственно создаются условия срабатывания двухъярусной схемы ячеек 8 и 4, причем через включенную .управляющую обмотку ячейки 1 импульс тока протекает по такту 1 в направлении записи единицы. Эта единица будет храниться в ячейке 1 до тех,пор, пока на дешифратор не поступит пара сигналов х1 и х4. После поступления этой пары сигналов по такту t> срабатывает двухъярусная схема ячеек 2 и 5, причем по включенной управляющей обмотке ячейки 1 импульс тока протекает уже в направлении, обеспечивающем считывание информации с ячейки 1. При этом на выходах 17 и 18 появляется импульс тока.

После этого импульс тока на выходах 17 и

18 появится по такту t> только тогда, когда будет аналогичным образом произведено считывание с ячейки 1, запись в которую осуществляется в момент считывания с дешифратора по такту t2 после прихода пары сигналов х2 и х,.

Таким образом, в совмещенной двухъярусной схеме 2, 8 4 и 5 существует участок с двусторонним протеканием тока. В этот участок последовательно включается всего од на управляющая обмотка ячейки 1, которая слу5 жит для выявления изменения протекания импульсов тока с направления записи на направление считывания.

При соответствующей замене постоянных тактов гашения на логические сигналы при10 веденная схема дешифратора может использоваться для определения большего из двух последовательно идущих чисел, для определения необходимых условий и выработки признака переполнения разрядной сетки вычисли15 тельной машины и т. д.

Предмет изобретения

Дешифратор, содержащий две феррит20 транзисторные схемы совпадения с разновременным гашением информации, отличающийся тем, что, с целью расширения функциональных возможностей и упрощения устройства, в него введена феррит-транзистор25 ная ячейка, управляющая обмотка которой подсоеди нена выводами к общим точкам соединения коллектора и эмиттера каждой схемы совпадения, причем в качестве выходов дешифратора используются коллекторные

З0 и эмиттерные выходы феррит-транзисторных схем совпадения и введенной феррит-транзисторной ячейки.

Заказ 1505 10 Тираж 480

Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при

Совете Министров СССР

Москва, УК-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2