Устройство для умножения аналогового сигнала на цифровой код

О П И С А Н И Е 262507

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства No

Заявлено 31 V.1966 (Мо 1080731/18-24) с присоединением заявки М 1080732/18-24)

Приоритет

Опубликовано 26.1.1970. Бюллетень,М 6

Дата опубликования описания 8Х.1970

Кл. 42m<, 7/16

Комитет по делам изобретений и открытий при Совете Министров

СССР

06д

УД K 681.335.5 (088.8) Авторы изобретения

Л. А. Жук, А. М. Лучук, В. П, Скуридин и В. М. Хал1тмовский :. :" "",,""..""..

Институт кибернетики АН Украинской ССР, Зая|витель

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ АНАЛОГОВОГО

СИГНАЛА НА ЦИФРОВОЙ КОД

Изобретение относится,к области приборостроения.

Из вестны устройства для умножения аналогового сигнала,на цифровой код, содержащие интегратор, выход которого через схему выделения начального уровня подключен к устаHoBo÷Hoìó входу триггера управления, а входы через у правляемые от блока формирования длительности интегрирования и от триггера управления ключи соединены с источниками преобразуемого и опорного сигналов.

Предложенное устройство отличается от известных тем, что в нем блок формирования длительности и нтегрирования содержит последовательно соединенные генератор заполняющих импульсов, ключ формирователя и вычитающий счетчик кода, множителя, вход которого подключен к одному из установочных входов триггера формиро вателя, а выход через схему выделения нулевого состояния соединен со вторыми установочными входами триггера формирователя, триггера управления и .вопомогательного триггера синхронизации, выход которого подключен к у правляющвму входу ключа формирователя, а второй установочный вход соединен с выходом источника управляющих импульсов.

Это,позволило повысить точность работы устройства и.упростить его конструкцию.

На чертеже приведена блок-схема устройства. Устройство содержит источник 1 эталонного сигнала Ао, ключ 2, интегратор 3, ключ 4, трипер управления 5, схему б выделения на5 чального уровня, блок 7 формиравания длительности интегрирования. Блок 7 в свою очередь содержит последовательно включенные генератор 8 заполняющих импульсов, ключ 9 формирователя и вычитающий счетчик 10 ко10 да множителя, вход которого подключен к одному из установочных входов триггера 11 формирователя, а выход через схему 12 выделения .нулевого состояния соединен со вторыми установочными входами триггера 11 форми1Б рователя, триггера 5 и вопомогательного триггера синхронизации 18. Кроме того, .в устройство вхсдят ключ 14, счетчик результата 15 и генератор импульсов 1б.

2о Работа устройства.

Число и записывается в вычитающий счетчик 10. Затем .внешний запускающий импульс

<: начало операции» (н. о,) устана вли вает счетчик 15,в,нулевое состояние, устанавливает

2Б вспомогательный триггер синхронизации в положение, при котором подается разрешение на ключ 9, а также устанавливает в исходное состояние триггер 5 (если он не был в этом состоянии), при котором ключ 2 закрыт. Пер: вый импульс частоты F от генератора 8 попадает на счетчик 10 и на триггер 11 формирователя, устанавливая его в положение, когда ключ 4 открьыается, и начинается интегрирование величины А>. Последующие импульсы от генератора 8 поступают на эти два;входа, пока в счетчике 10 не установится «0». В этот момент срабатывает диодная схема 12 выделения нулевого состояния, благодаря чему триггеры 11 и 18 устанавливаются в исходное положение — при этом закрывается ключ 4 и выдается за прет на ключ 9. Кроме того, триггер 5 устанавливается ia положение, при котором открыт ключ 2 и величина Ао интегрируется «в обратном направлении», пока схема б «выделения, нуля» (начального уровня) не установит триггер 5 в исходное положение.

На время интегрирования величины Ао подается «разрешение» на ключ 14, и в счетчик

15 поступают импульсы от генератора 1б. Число, полученное таким образом в счетчике 15, в конце операции, пропорционально произведению и является кодом этого произведения К.

262507

Предмет изобретения

Устройство для умножения аналогового сигнала на цифровой код, содержащее интегратор, выход которого через схему выделения начального уровня подключен к установочному входу триггера управления, а входы через управляемые от блока формирования длительности интегрирования и от триггера

10 управления ключи соединены с источниками преобразуемого и опорного сигналов, отличаюи1ееся тем, что, с целью .повышения точносги и упрощения устройства, в нем блок формирования длительности интегрирования содер15 жит последовательно соединенные генератор за полняющих импульсов, ключ формирователя и вычитающий счетчик кода множителя, вход которого подключен к одному из установочных входов триггера формирователя, а .вы20 ход через схему выделения нулевого состояния соединен со вторыми установочными входами триггера формирователя, триггера управления и вспомогательного триггера синхронизации, выход которого подключен к уц25 равляющему входу ключа формирователя, а ,второй установочный вход соединен с выходом источника управляющих импульсов, Составитель А, А. Маслов

Редактор Белявская Техред А. А. Камышникова Корректор Т. А. Абрамова

Заказ 1064/10 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров CCCP

Москва Ж-35, Раушская паб., д. 4g5

Типография, пр. Сапунова, 2