Ячейка памяти на тиристорах

262!80

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 14.XI.1968 (№ 1282126/18-24) с присоединением заявки №

Приоритет

Опубликовано 26.I.1970. Бюллетень № 6

Дата опубликования описания 2.Ч1.1970

Кл. 21а1, 37/52

МПК Н 03k

УДК 681.327,67 (088.8) Комитет по делам изобретений н открытий при Совете Министров

СССР

Авторы изобретения

Заявитель

Ю. В. Чернихов и В. Л. Либерман

Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии

ЯЧЕЙКА ПАМЯТИ НА ТИРИСТОРАХ

Изооретение относится к электронным устройствам памяти. Известны ячейки памяти на тиристорах с катодными нагрузками, подключенными к нулевой шине трехфазной сети, содержащие тиристор записи, анод которого подключен к трем фазам сети через выпрямительные диоды, и Ièðèñòîр сброса.

В предлагаемой ячейке тиристор сброса включен последовательно с одним из выпрямительных диодов, а его управляющий электрод подключен через резистор к катоду ти.ристора записи.

Это исключает потребление энергии в интервале между сбросом и записью и упрощает устройство.

На чертеже изображена принципиальная схем а описываем ой ячейки.

Ячейка памяти имеет два устойчивых состояния.

В одном состоянии тиристоры 1 и 2 выключены, напряжение двух фаз сети через выпрямительные диоды 8 и 4 приложено к аноду тиристора 1, а напряжение третьей фазы не поступает на анод тиристора 1, поскольку цепь выпрямительного диода 5 блокирована тиристором 2. При этом в любой момент времени на аноде хотя бы одного тиристора имеется положительный потенциал.

При подаче на управляющий электрод тиристора 1 положительного напряжения ячейка переходит в другое устойчивое состояние. когда ток через тиристор 2 проходит в течение половины периода частоты сети, а через тиристор 1 в течение всего периода. Такое со5 стсяние сохраняется благодаря тому, что положительный потенциал с катода тиристора 1 через резистор 6 прикладывается к управляющему электроду тиристора 2.

Для возврата ячейки памяти в предыдущее

10 устойчивое состояние подают отрицательное напряжение на клемму 7. При этом потенциал управляющего электрода тиристора 2 падает и в очередной полупериод, когда на его аноде появится положительный потенциал, 15 он не включается. Положительное напряжение на аноде тиристора 1 сохранится в тече5 ние — периода частоты сети, в оставшуюся

1 — часть периода ток через тиристор 1 пре20 6 кратится и он перейдет в непроводящее состояние.

Предмет изобретения

25 Ячейка памяти на тиристорах с катодньв|и нагрузками, подключенными к нулевой шине трехфазной сети, содержащая тиристор записи, анод которого подключен к трем фазам сети через выпрямительные диоды, и тиристор

З0 сброса, отличающаяся тем, что, с целью ис262180

Составитель Г. А. Гении

Техред Л. Я. Левина

Корректор В. В. Комарова

Редактор В. Дибобес

Заказ 1296/10 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва K-35, Раушская наб„д. 4/5

Типография, пр. Сапунова, 2 ключения потребления энергии в интервале между сбросом и записью и упрощения устройства, тиристор сброса включен последовательно с одним из выпрямительных диодов, а его управляющий электрод подключен через ,резистор к катоду тиристора записи.